第1讲CMOS数字电路

1、第1讲CMOS数字电路第1讲CMOS数字电路2继电器逻辑电路 20世纪30年代，贝尔实验室第一部二进制加法器(1937)和后来的复数运算器(1940)，采用继电器逻辑（Relay Logic）输入A输入B输出高高高高低低低低低低高低第1讲CMOS数字电路3简单的回顾按照使用器件技术的不同，数字逻辑电路可以分为：继电器逻辑电路：RL逻辑电路双极型晶体管电路：TTL逻辑电路，ECL电路单极型MOS电路：NMOS，PMOS和CMOS等常用的是TTL和CMOS电路本世纪80年代开始，CMOS逐渐取代TTL，成为集成电路的主导技术第1讲CMOS数字电路4内容提要半导体和半导体和PN结结MOS晶体管CMO

2、S门电路双极型逻辑和TTL电路第1讲CMOS数字电路5半导体材料硅(Si)硅的晶格结构硅的晶格结构（平面图）第1讲CMOS数字电路6半导体材料硅(Si)VCC电子移动方向电流方向硅的晶格结构硅的晶格结构（平面图）第1讲CMOS数字电路7半导体的掺杂 半导体中参与导电的实体载流子(Carrier) 电子 空穴 通过改变载流子的数量，可以改变半导体的导电特性 P型掺杂 P：Positive 加入三价元素杂质，例如硼或者铟 增加空穴的数量 N型掺杂 N：Negative 加入五价元素杂质，例如磷、砷或锑 增加自由电子的数量第1讲CMOS数字电路8P型半导体B多余的空穴掺杂以后的半导体依旧是电中性（不

3、带电）的第1讲CMOS数字电路9N型半导体P多余的电子掺杂以后的半导体依旧是电中性（不带电）的第1讲CMOS数字电路10P-N结(P-N Junction)耗尽层第1讲CMOS数字电路11P-N结的导电特性VCC当PN结两端加上正向偏置电压时，PN结表现出很小的电阻，处于导通状态第1讲CMOS数字电路12P-N结的导电特性VCC当PN结两端加上反向偏置电压时，PN结表现出很大的电阻，处于截至状态PN结具有单向导电特性。第1讲CMOS数字电路13二极管和三极管N类型半导体P类型半导体二极管三极管双极型晶体管命名的由来两种载流子参与导电。ecbNPNPNP第1讲CMOS数字电路14NPN BJT导

4、通示意图第1讲CMOS数字电路15部分小结本征半导体半导体掺杂(P型掺杂、N型掺杂)P-N结双极型器件(二极管/三极管)第1讲CMOS数字电路16内容提要半导体和PN结MOS晶体管晶体管CMOS门电路双极型逻辑和TTL电路第1讲CMOS数字电路17MOS晶体管结构PMOS晶体管n+n+p类型基底p+p+n类型基底NMOS晶体管Source:源极Gate:栅极Drain:漏极第1讲CMOS数字电路18MOS晶体管工作原理以NMOS晶体管为例 Vgs 0源极 (S)栅极(G)漏极(D)VgsVdsp类型基底19MOS晶体管符号栅极源极漏极栅极(gate)源极(source)漏极 (drain)Vg

5、sVgsN沟道MOS管P沟道MOS管+-+-Tips：栅极和另外两个极之间没有什么联系。但是栅极和源、漏极之间有电容耦合，在高速电路中会产生功耗。第1讲CMOS数字电路20由其他材料构成的场效应管(FET)Amorphous silicon (无定形硅)Polycrystalline silicon (多晶硅)Organic semiconductors (有机半导体)H. Sirringhaus, Materials and Applications for Solution-Processed Organic Field-Effect Transistors, Proc. IEEE, pp

6、. 1570-1579, 2009H. Sirringhaus, Device Physics of Solution-Processed Organic Field-Effect Transistors, Adv. Mater. 2005, 17, 24112425第1讲CMOS数字电路21内容提要半导体和PN结MOS晶体管CMOS门电路门电路双极型逻辑和TTL电路第1讲CMOS数字电路22CMOS电路CMOS: Complementary MOS，互补MOS用NMOS和PMOS用互补的方式共用，就形成CMOS。NMOS晶体管和PMOS晶体管总是成对出现，状态互补。常用CMOS门电路反相器/

7、与非门/或非门/与或非门/或与非门第1讲CMOS数字电路23CMOS反相器第1讲CMOS数字电路24CMOS反相器的开关模型第1讲CMOS数字电路25CMOS反相器的另一种表示法第1讲CMOS数字电路26CMOS与非门第1讲CMOS数字电路27CMOS与非门的开关模型第1讲CMOS数字电路28CMOS与门第1讲CMOS数字电路29CMOS或非门CMOS的或门如何得到？第1讲CMOS数字电路30CMOS非反相器第1讲CMOS数字电路31CMOS与或非门 （AOI门）用一级的延迟实现二级逻辑（与-或，或-与），在设计中比较有用。第1讲CMOS数字电路32其它的门漏极开路门(Open Drain G

8、ates) - CMOS集电极开路门(Open Collector gates) TTLWire-AND（线与）Tri-state gates（三态门）第1讲CMOS数字电路33漏极开路门 (OD gate)CMOS反相器（非门）CMOS漏极开路反向器（非门）上拉电阻第1讲CMOS数字电路34OD门的逻辑符号漏极开路与非门第1讲CMOS数字电路35漏极开路门（集电极开路门）的功能1. 电路接口驱动一个电压要求更高的器件（或设备）。例如用CMOS的逻辑门驱动一个工作电压为12V的继电器高态输出只能为5V第1讲CMOS数字电路36漏极开路门（集电极开路门）的功能2. 线与 (Wired AND)考

9、虑右图的输出E=?EE=(AB)(CD)第1讲CMOS数字电路集电极开路(OC) 门第1讲CMOS数字电路38三态门(Tri-state gates)三态门实例：CMOS的三态缓冲器39CMOS逻辑系列标识一类CMOS器件（一个CMOS逻辑系列）- mmFAMnn，其中mm: 74/54，表示民用或军用FAM：系列助记符，例如HCT，AHC等nn：功能描述代码74HC30/74HCT30/74AHC30等均表示8输入与非门HC/HCTHigh Speed CMOSHigh Speed CMOS, TTL compatibleVHC/VHCT (80s-90s)Very High Speed C

10、MOSVery High Speed CMOS，TTL compatible第1讲CMOS数字电路40内容提要半导体和PN结MOS晶体管CMOS门电路双极型逻辑和双极型逻辑和TTL电路电路第1讲CMOS数字电路41TTL反相器42其它的TTL门电路TTL与非门电路TTL或非门电路TTL与或非门电路TTL异或门电路43TTL逻辑系列 74S系列 74LS系列 74AS系列 74ALS系列 74F系列第1讲CMOS数字电路44IC classificationIC technologiesbipolarMOSTTLECLLTTLSTTLLSTTLCMOSPMOSNMOSBiCMOS74HC,74A

11、C,74AHC74LV,74LVC,74ALV74BCT,74ABT,74LVT7474H74LS74AS74ALS45TTL和CMOS电路的接口 需要考虑的因素 噪声容限 扇出 电容负载高态直流高态直流噪声容限噪声容限低态直流低态直流噪声容限噪声容限46DC Supply Voltage TTL : 5V CMOS: 5V 3.3V 第1讲CMOS数字电路47Input and Output Logic levelVIHVOHVILVOLTTL第1讲CMOS数字电路48CMOS:5V第1讲CMOS数字电路49第1讲CMOS数字电路50Noise Immunity Noise Immunity: ability to tolerate a certain amount of unwanted voltage noise on its inputs without changing its output state.第1讲CMOS数字电路51VIHVIH(min)第1讲CMOS数字电路Noise MarginsVNH=VOH(min)-VIH(min)VNL=VOL(max)-VIL(max)第1讲CMOS数字电路53Example第1讲CMOS数字电路54ExerciseAssumin