组原实验数电

1、计算机组成与系统结构实验报告第三次实验ALU 与ALU器设计实验姓名：学号：11122006311 级计算机 系 2 班2012.10.15一、实验目的1. 了解并掌握 ALU 的工作原理和 ALU 设计方法2. 了解并掌握 ALU二、实验设备器的工作原理和 ALU器的设计方法装有 Quartus II 的计算机一台。三、实验任务1. 用 Verilog HDL 语言或 VHDL 语言来编写，实现 MIPS32 位 CPU 的 ALU 及ALU 的器，使其能够支持基本指令。2. 用Verilog HDL 语言或VHDL 语言来编写，实现 ARM32 位 CPU 的ALU 及ALU的器，使其能够

2、支持基本指令。四、实验原理与电路图实验一:1、基本思想：在 MIPS32 位 CPU 中，ALU 可执行的功能与操作见表 1，需三位信号。除输出运算结果 ALU_out31:0，ALU 还输出信号 zero、Less、Overflow 分别表示运算结果是否为 0、两数比较是大是小、是否有溢出，以用于某些指令。在 ALU 运算器中前导 0 的含义是对于一个数字来说，它表示一个字从最到低位开始连续 0 的个数。前导 1 的含义是对于一个字来说，它表示一个字从最到低位开始连续 1 的个数。为提高 ALU 的，而不是直接效率，ALU 采用两级，即通过 ALU器实现对 ALU的ALU。图 1 和图 2

3、为 ALU 原理示意图和逻辑图。功能ALUopALUctr有符号减法0001110前导 100110000101101slt/slti0111101sltu/sltiu异或1001001表 12、电路图：1000011或非0110010或0100100与0010000前导 00000110加法图 1MPIS32 位运算器粗框图图 2MPIS32 位运算器逻辑图图 3MPIS32 位 ALU器逻辑图3、程序代码： module test1( input 31:0A,input 31:0B, input 3:0ALU_op, output reg Less, output reg Zero,out

4、put reg 31:0ALU_out, output reg Overflow);reg 2:0ALU_ctr;reg 31:0Temp; reg 31:0Result; reg 31:0Carry; integer i;always(*)beginALU_out=0;/ALU_ctrALU_ctr2=ALU_op3&ALU_op1|ALU_op3&ALU_op2&ALU_op0;ALU_ctr1=ALU_op3&ALU_op2&ALU_op1|ALU_op3&ALU_op2&ALU_op1&ALU_op0|ALU_op2&am

5、p;ALU_op1&ALU_op0; ALU_ctr0=ALU_op3&ALU_op2&ALU_op1|ALU_op3&ALU_op2&ALU_op0;/Bfor(i=0;i<32;i=i+1) Tempi=BiALU_op0;/A+B or A-BCarry0,Result0=A0+Temp0+ALU_op0; for(i=1;i<32;i=i+1)Carryi,Resulti=Ai+Tempi+ Carryi-1;/OverflowOverflow=Carry31Carry30;/Zeroif(Result=0) Zero=1; else

6、 Zero=0;/Lessif(ALU_op1=1) Less=Carry31ALU_op0; else Less=OverflowResult31;/MUXcase(ALU_ctr)0:beginfor(i=0;i<32;i=i+1) Tempi=AiALU_op0;ALU_out=32; for(i=31;i>-1;i=i-1) beginif(Tempi=1&&ALU_out=32) ALU_out=31-i;endend 1:for(i=0;i<32;i=i+1) ALU_outi=AiBi;2:for(i=0;i<32;i=i+1) ALU_o

7、uti=Ai|Bi;3:for(i=0;i<32;i=i+1)ALU_outi=(Ai|Bi);4:for(i=0;i<32;i=i+1)ALU_outi=Ai&Bi;5:ALU_out=Less;6:ALU_out=Result;default:ALU_out=0;endcaseendendmodule实验二:1、 基本思想：ARM32 位 CPU 中的 ALU 电路框图如图 4 所示。因 ARM32 位 CPU 中 ALU_op 与 Opcode24:21相同，前导 0 指令、指令可单独处理，所以 ARM32 位 CPU 中 ALU 就不需要 ALU作指令如表 2 所示

8、。器。ALU 数据操助记符操作结果ALUop逻辑位异或Rd=Rn EOR 移位的操作数0001EOR反向减Rd=移位的操作数-Rn0011RSB带进位加Rd=Rn+移位的操作数+进位标志0101ADC带进位反减Rd=移位的操作数-Rn-进位标志的非0111RSC测试相等Rn EOR 移位的操作数后更新标志1001TEQ比较反值Rn+移位的操作数后更新标志1011CMN传送Rd=移位的操作数1101MOV求反Rd=NOT 移位的操作数1111MVN表 22、 电路图：1110BIC位清 0Rd=Rn AND NOT（移位的操作数）1100ORR逻辑位或Rd=Rn OR 移位的操作数1010CMP

9、比较Rn-移位的操作数后更新标志1000TST测试Rn AND 移位的操作数后更新标志0110SBC带进位减Rd=Rn-移位的操作数-进位标志的非0100ADD加Rd=Rn+移位的操作数0010SUB减Rd=Rn-移位的操作数0000AND逻辑位与Rd=Rn AND 移位的操作数图 4 ARM32 位 ALU 电路框图3、程序代码： module test2( input 31:0A,input 31:0B, input Cin,input 3:0ALU_op, output reg N, output reg Z, output reg C, output reg V,output reg

10、31:0ALU_out);reg 31:0Temp;reg 31:0Carry; integer i;always(*)beginALU_out=32'b0; N=1'b0;Z=1'b0; C=1'b0; V=1'b0;Temp=1'b0; Carry=1'b0; i=1'b0;/MUX case(ALU_op)/AND 0:ALU_out=A&B;/EOR 1:ALU_out=AB;/SUB 2:ALU_out=A-B;/RSB 3:ALU_out=B-A;/ADD 4:ALU_out=A+B;/ADC 5:ALU_ou

11、t=A+B+Cin;/SBC 6:ALU_out=A-B-(Cin);/RSC 7:ALU_out=B-A-(Cin);/TST 8:beginALU_out=A&B; N=ALU_out31;if(ALU_out=0) Z=1; else Z=0;end/TEQ9:beginALU_out=AB; N=ALU_out31;if(ALU_out=0) Z=1; else Z=0;end/CMP 10:beginfor(i=0;i<32;i=i+1) Tempi=Bi1'b1;Carry0,ALU_out0=A0+Temp0+1'b1; for(i=1;i<3

12、2;i=i+1)Carryi,ALU_outi=Ai+Tempi+Carryi-1;/Negative N=ALU_out31;/Zero if(ALU_out=0) Z=1; else Z=0;/Carry C=Carry31;/Overflow V=Carry31Carry30;end/CMN 11:beginCarry0,ALU_out0=A0+B0;for(i=1;i<32;i=i+1)Carryi,ALU_outi=Ai+Bi+Carryi-1;/Negative N=ALU_out31;/Zero if(ALU_out=0) Z=1; else Z=0;/Carry C=Ca

13、rry31;/Overflow V=Carry31Carry30;end/ORR 12:ALU_out=A|B;/MOV 13:ALU_out=B;/BIC14:ALU_out=A&(B);/MVN 15:ALU_out=B; default:ALU_out=0;endcaseendendmodule五、实验步骤1. 打开计算机电源运行 Quartus II2. 用 Verilog HDL 语言或 VHDL 语言编写一个 MIPS32 位 CPU 中所的 ALU 的程序3. 编译调试，数据由图中所示，0 时实现的加法，0000 0005+A000 0000 结果 A000 0005，而

14、且 00000005 小于 A000 0000；1 的时候实现的是减法，一致，同理，后面的功能依次实现了，但是 slt 于 slti，sltu 与 sltiu 即硬件指令，条件满足写入 1，否则写 0。4. 用 Verilog HDL 语言或 VHDL 语言编写一个 ARM32 位 CPU 中所的 ALU 的程序5. 编译调试，数据与 MIPS 相似，ARM 实现的功能在功能六、实验总结中同样可以看出。通过电路图以及实验功能的实现，配合实验代码，可以轻松的实现所要的功能。同时，用 现功能的逻辑器件。七、思考题译码代替一级译码，是逻辑功能更加简洁，节约了实1.说明一级译码和译码各自的特点。答：一级译码就是将信号直接输入译码器内来不同的运算；译码是将一组信号先进行一级译码，让后将信号再传出信号端来不同的运算。一译码逻辑更复杂，浪费；译码逻辑简单一些。比如加法和减法运算，如果直接通过 ALUop 来操作，会使 ALU 操作十分复杂，但通过二级译码后，虽然外部指令不同，但最后都是通过加法实现，提高了 ALU 的效率。2.分析我们在实验中所用的ALU不一样？答：实验中所用的 AL