半导体集成电路_03集成电路的基本制造工艺

1、2022-3-6pn+n-epin+P-Sin+-BLCBESP+P+2022-3-6P-SiTepiCBEpn+n-epin+P-SiP+P+Sn+-BLTepiAATBL-uptepi-oxxmcxjc四层三结结构的双极晶体管四层三结结构的双极晶体管2022-3-6ECB相关知识点相关知识点2022-3-6MOS晶体管的动作晶体管的动作 MOS晶体管实质上是一种使晶体管实质上是一种使电流时而流过，时而切断的电流时而流过，时而切断的n+n+P型硅基板型硅基板栅极（金属）栅极（金属）绝缘层（绝缘层（SiO2）半半导导体体基基板板漏极漏极源极源极源极源极(S)漏极漏极(D)栅极栅极(G)2022

2、-3-6silicon substratesourcedraintop nitridemetal connection to sourcemetal connection to gatemetal connection to drainpolysilicon gatedoped siliconfield oxidegate oxide2022-3-6silicon substrate2022-3-6silicon substratefield oxide2022-3-6silicon substrate2022-3-6Shadow on photoresistExposed area of p

3、hotoresistChrome platedglass maskUltraviolet Lightsilicon substrate2022-3-6非感光区域非感光区域silicon substrate感光区域感光区域2022-3-6Shadow on photoresistsilicon substratephotoresist2022-3-6silicon substratesilicon substrate腐蚀腐蚀2022-3-6silicon substratesilicon substratefield oxide去胶去胶2022-3-6silicon substratethin

4、oxide layer2022-3-6silicon substrategate oxide2022-3-6silicon substrategateultra-thin gate oxidepolysilicongate2022-3-6silicon substrategateScanning direction of ion beamimplanted ions in active region of transistorsImplanted ions in photoresist to be removed during resist strip. sourcedrainion beam

5、2022-3-6silicon substrategatesourcedraindoped silicon2022-3-6自自对对准工准工艺艺在有源区上覆盖一层薄氧化层在有源区上覆盖一层薄氧化层淀积多晶硅，用多晶硅栅极版图淀积多晶硅，用多晶硅栅极版图刻蚀多晶硅刻蚀多晶硅以多晶硅栅极图形为掩膜板，刻以多晶硅栅极图形为掩膜板，刻蚀氧化膜蚀氧化膜离子注入离子注入2022-3-6silicon substratesourcedrain2022-3-6silicon substratecontact holesdrainsource2022-3-6silicon substratecontact hol

6、esdrainsource2022-3-6完整的完整的简单简单MOS晶体管晶体管结结构构silicon substratesourcedraintop nitridemetal connection to sourcemetal connection to gatemetal connection to drainpolysilicon gatedoped siliconfield oxidegate oxide2022-3-6CMOSFETP型型 si subn+n+p+p+2022-3-6VDDP阱工艺阱工艺N阱工艺阱工艺双阱工艺双阱工艺P-P+P+N+N+P+N+VSSVOUTVINVD

7、DN-P+P+N+N+P+N+VSSVOUTVINVDDP-P+P+N+N+P+N+VSSVOUTVINN-SiP-SiN-I-SiN+-Si2022-3-6 N-Si-衬底 P-well P-wellP-well N+ N+ P+ P+ N+ P+N-SiP2022-3-6具体步骤如下：具体步骤如下：1生长二氧化硅（湿法氧化）：生长二氧化硅（湿法氧化）： S i - 衬底 S i O2Si(固体固体)+ 2H2O SiO2（固体）（固体）+2H22022-3-62022-3-62P阱光刻：阱光刻：光源光源2022-3-62022-3-6P+P-well3P阱掺杂：阱掺杂：2022-3-620

8、22-3-6电流电流积分积分器器2022-3-6有源区有源区：nMOS、PMOS 晶体管形成的区域晶体管形成的区域P+N+N+P+N-SiP-wellP-wellP-well 淀积氮化硅淀积氮化硅 光刻有源区光刻有源区 场区氧化场区氧化 去除有源区氮化硅及二氧化硅去除有源区氮化硅及二氧化硅SiO2隔离岛隔离岛2022-3-6有源区depositednitride layer有源区光刻板N型p型MOS制作区域(漏-栅-源)2022-3-6P-well1. 淀积氮化硅：淀积氮化硅：氧化膜生长（湿法氧化）氧化膜生长（湿法氧化）P-well氮化膜生长氮化膜生长P-well涂胶涂胶P-well对版曝光对

9、版曝光有源区光刻板有源区光刻板2. 光刻有源区：光刻有源区：2022-3-6P-well显影显影P-well氮化硅刻蚀去胶氮化硅刻蚀去胶3. 场区氧化：场区氧化：P-well场区氧化（湿法氧化）场区氧化（湿法氧化）P-well去除氮化硅薄膜及有源区去除氮化硅薄膜及有源区SiO22022-3-6P-well去除氮化硅薄膜及有源区去除氮化硅薄膜及有源区SiO2P-wellP+N+N+P+N-SiP-well栅极氧化膜栅极氧化膜多晶硅栅极多晶硅栅极 生长栅极氧化膜生长栅极氧化膜 淀积多晶硅淀积多晶硅 光刻多晶硅光刻多晶硅2022-3-6P-well生长栅极氧化膜生长栅极氧化膜P-well淀积多晶硅淀

10、积多晶硅P-well涂胶光刻涂胶光刻多晶硅光刻板多晶硅光刻板P-well多晶硅刻蚀多晶硅刻蚀2022-3-6掩膜4 ：P+区光刻区光刻 1、P+区光刻区光刻 2、离子注入、离子注入B+，栅区有多晶硅做掩蔽，栅区有多晶硅做掩蔽， 称为硅栅自对准工艺。称为硅栅自对准工艺。 3、去胶、去胶P-wellP+N+N+P+N-SiP-wellP-wellP+P+2022-3-6P-wellP+P-wellP+P+硼离子注入硼离子注入去胶去胶2022-3-6掩膜5 ：N+区光刻区光刻 1、N+区光刻区光刻 2、离子注入、离子注入P+，栅区有多晶硅做掩蔽，栅区有多晶硅做掩蔽， 称为硅栅自对准工艺。称为硅栅自对

11、准工艺。 3、去胶、去胶P-wellP+N+N+P+N-SiP-wellP-wellP+P+N+N+2022-3-6P-wellN+P-wellP+P+磷离子注入磷离子注入去胶去胶P+P+N+N+2022-3-6掩膜6 ：光刻接触孔：光刻接触孔1、淀积、淀积PSG.2、光刻接触孔、光刻接触孔3、刻蚀接触孔、刻蚀接触孔P-wellP+N+N+P+N-SiP-wellP-wellP+P+N+N+磷硅玻璃（磷硅玻璃（PSG)2022-3-6掩膜6 ：光刻接触孔：光刻接触孔P-wellP+P+N+N+淀积PSGP-wellP+P+N+N+光刻接触孔P-wellP+P+N+N+刻蚀接触孔P-wellP+

12、P+N+N+去胶2022-3-62022-3-6掩膜7 ：光刻铝线：光刻铝线1、淀积铝、淀积铝.2、光刻铝、光刻铝3、去胶、去胶P-wellP-wellP+P+N+N+2022-3-6P-wellP+P+N+N+铝线铝线PSG场氧场氧栅极氧化膜栅极氧化膜P+区区P-wellN-型硅极板型硅极板多晶硅多晶硅N+区区2022-3-6Example: Intel 0.25 micron Process5 metal layersTi/Al - Cu/Ti/TiNPolysilicon dielectric2022-3-6Interconnect Impact on Chip2022-3-6掩膜8 ：

13、刻钝化孔：刻钝化孔CircuitPADCHIP双阱标准CMOS工艺P+p-epip welln wellp+n+gate oxideAl (Cu)tungstenSiO2SiO2TiSi2field oxide增加器件密度增加器件密度防止寄生晶体管效应（闩锁效应）防止寄生晶体管效应（闩锁效应）p-epiP阱阱n+STITiSi2STI深亚微米深亚微米CMOSCMOS晶体管结构晶体管结构STISTISTIN阱阱n-n+n-p+p-p+p-源/漏扩展区浅槽隔离侧墙多晶硅硅化物2022-3-6功耗功耗驱动能力驱动能力CMOS双极型双极型Bi-CMOSBiCMOS集成电路工艺2022-3-6BiCMO

14、SBiCMOS工艺分类工艺分类以以CMOS工艺为基础的工艺为基础的BiCMOS工艺工艺以双极工艺为基础的以双极工艺为基础的BiCMOS工工艺。艺。2022-3-6以以P P阱阱CMOSCMOS工艺为基础的工艺为基础的BiCMOSBiCMOS工艺工艺NPN晶体管电流增益小；晶体管电流增益小；集电极的串联电阻很大集电极的串联电阻很大;NPN管管C极只能接固定电位，从而限制了极只能接固定电位，从而限制了NPN管的使用管的使用2022-3-6以以NN阱阱CMOSCMOS工艺为基础的工艺为基础的BiCMOSBiCMOS工艺工艺NPN具有较薄的基区，提高了其性能；具有较薄的基区，提高了其性能；N阱使得阱使

15、得NPN管管C极与衬底隔开，可根据电路需要接电位极与衬底隔开，可根据电路需要接电位集电极串联电阻还是太大，影响双极器件的驱动能力集电极串联电阻还是太大，影响双极器件的驱动能力在现有在现有N阱阱CMOS工艺上增加一块掩膜板工艺上增加一块掩膜板2022-3-6 以以NN阱阱CMOSCMOS工艺为基础的改进工艺为基础的改进BiCMOSBiCMOS工艺工艺使使NPN管的集电极串联电阻减小管的集电极串联电阻减小5 6倍倍；使使CMOS器件的抗闩锁性能大大提高器件的抗闩锁性能大大提高2022-3-6三、后部封装三、后部封装 （在另外厂房）（在另外厂房）（1）背面减薄）背面减薄（2）切片）切片（3）粘片）粘片（4）压焊：金丝球焊）压焊：金丝球焊（5）切筋）切筋（6）整形）整形（7）所封）所封（