编码器、译码器和数据选择器的应用

1、实验三编码器、译码器和数据选择器的应用1. 简述译码器74ls138译码器各个引脚的逻辑功能。A0A2 :地址输入端STA（ E1）：选通端/STB（/E2）、/STC （/E3）:选通端（低电平有效）IY0IY7 :输出端（低电平有效）VCC :电源正GND : 地A0A2对应Yo Y7 ； A0，A1，A2以二进制形式输入，然后转换成十进制，对应 相应Y的序号输出低电平，其他均为高电平；2. 八选一数据选择器电路设计的仿真图、实验目的1、掌握编码器、译码器和数据选择器的工作原理2、编码器、译码器和数据选择器的应用实现和扩展方式实现、实验内容及步骤1、优先编码器功能测试表3.1输入输出ElI

2、0I1I2I3I4I5I6I7Y2Y1Y0GSEO1XXXXXXXX11111011111111111100XXXXXXX0000010XXXXXX01001010XXXXX011010010XXXX0111011010XXX01111100010XX011111101010X011111111001001111111111012、译码器功能测试表3.2输入输出GG 2AG 2BA2A1A0Y7Y6Y5Y4Y3Y2Y1Y00 XXXX XL111111 11 :X1XXXX11111111XX1XXX11111111100000111111101000011111110110001011111

3、01110001 1111101 1110010011101111100101110111111001101011111110011101111111其中“ X”示任意输入值3、七段显示译码器功能测试表3.3输入显示LEBlLTPCBAXX0XXXX8X01XXXX消隐011000000110001101100113011010150110111701110019111XXXX90111010消隐0111111消隐4、数据选择器功能测试表3.4电平选择输入输出01BAY1Y21C01C100011C21C301102C12C010012C32C211105、一位二进制全加器电路设计逻辑电路图：

4、74LS20D Si U2A>RlV-270QU2B74LS20DR2-270LEDlLED2测试结果表格表3.5A2A1A0SiCi0000000110010100110110010101011100111111逻辑电路图D2N702HjVW2'0测试结果表格LEE>1l'6、8选1数据选择器电路设计表3.6CBAYOOoO O 1O 1 OO 111 O O1 1 1CBAY0000001101010111100111117、全减器电路设计设计过程（按照设计要求书写，不够可自行加纸）VCC5 OVU2A阳一TBiD'÷Vi-I D74HC13BDRl-jV-2T0flLEDl-z-4012BD_5VR2Ar2700LED2Vi用74138译码器和与非门组成的全减器，逻辑电路图如下:测试结果表格：AiBiVi-1DiVi0000000111010110110110010101001100011111二、思考题1 根据3.1实验结果写出：1) 74LSl38使能信号 G=f(G1、G2A , G2B)的逻辑表达式。2) 译码器输出Yi的逻辑表达式。i=0,1 , -7(1)G = G1 G2A G2B(2)Y0=A B CY6=A B CY1=A B CY7=A