计算机组成原理实验报告

1、精选文档实验1 通用寄存器实验一、实验目的1. 熟悉通用寄存器的数据通路。2. 了解通用寄存器的构成和运用。二、实验要求掌握通用寄存器R3R0的读写操作。三、实验原理实验中所用的通用寄存器数据通路如下图所示。由四片8位字长的74LS574组成R1 R0（CX）、R3 R2（DX）通用寄存器组。图中X2 X1 X0定义输出选通使能，SI、XP控制位为源选通控制。RWR为寄存器数据写入使能，DI、OP为目的寄存器写选通。DRCK信号为寄存器组打入脉冲，上升沿有效。准双向I/O输入输出端口用于置数操作，经2片74LS245三态门与数据总线相连。图2-3-3 通用寄存器数据通路四、实验内容1. 实验连

2、线K23K0置“1”，灭M23M0控位显示灯。然后按下表要求“搭接”部件控制电路。连线信号孔接入孔作用有效电平1DRCKCLOCK单元手动实验状态的时钟来源上升沿打入2X2K10(M10)源部件译码输入端X2三八译码八中选一低电平有效3X1K9(M9)源部件译码输入端X14X0K8(M8)源部件译码输入端X05XPK7(M7)源部件奇偶标志：0=偶寻址，1=奇寻址6SIK20(M20)源寄存器地址：0=CX，1=DX7RWRK18(M18)通用寄存器写使能低电平有效8DIK17(M17)目标寄存器地址：0=CX，1=DX9OPK16(M16)目标部件奇偶标志：0=偶寻址，1=奇寻址2. 寄存器

3、的读写操作 目的通路当RWR=0时，由DI、OP编码产生目的寄存器地址，详见下表。通用寄存器“手动搭接”目的编码目标使能通用寄存器目的编址功能说明RW(K18)DI(K17)OP(K16)T000R0写001R1写010R2写011R3写 通用寄存器的写入通过“I/O输入输出单元”向R0、R1寄存器分别置数11h、22h，操作步骤如下：置数I/O=XX11h数据来源I/O单元寄存器R0=11hK10K7=1000按【单拍】按钮置数I/O=XX22h寄存器R1=22h按【单拍】按钮K18K16=000K18K16=001通过“I/O输入输出单元”向R2、R3寄存器分别置数33h、44h，操作步骤

4、如下：置数I/O=XX33h数据来源I/O单元寄存器R2=33hK10K7=1000按【单拍】按钮置数I/O=XX44h寄存器R3=44h按【单拍】按钮K18K16=010K18K16=011 源通路当X2X0=001时，由SI、XP编码产生源寄存器，详见下表。通用寄存器“手动搭接”源编码源使能通用寄存器源编址功能说明K10K9K8K20K7X2X1X0SIXP00100R0送总线01R1送总线10R2送总线11R3送总线 通用寄存器的读出关闭写使能，令K18（RWR）=1，按下流程分别读R0、R1、R2、R3。读R0数据来源通用寄存器数据总线显示R0值K10K8=001K20 K7=00读R

5、1数据总线显示R1值K20 K7=01读R2数据来源通用寄存器数据总线显示R2值K10K8=001K20 K7=10读R3数据总线显示R3值K20 K7=11五、实验心得通过这个实验让我清晰的了解了通用寄存器的构成以及通用寄存器是如何运用的，并且熟悉了通用寄存器的数据通路，而且还深刻的掌握了通用寄存器R3R0的读写操作。实验2 运算器实验一、实验目的掌握八位运算器的数据传输格式，验证运算功能发生器及进位控制的组合功能。二、实验要求完成算术、逻辑、移位运算实验，熟悉ALU运算控制位的运用。三、实验原理实验中所用的运算器数据通路如图2-3-1所示。ALU运算器由CPLD描述。运算器的输出FUN经过

6、74LS245三态门与数据总线相连，运算源寄存器A和暂存器B的数据输入端分别由2个74LS574锁存器锁存，锁存器的输入端与数据总线相连，准双向I/O输入输出端口用来给出参与运算的数据，经2片74LS245三态门与数据总线相连。图2-3-1运算器数据通路图中AWR、BWR在“搭接态”由实验连接对应的二进制开关控制，“0”有效，通过【单拍】按钮产生的脉冲把总线上的数据打入，实现运算源寄存器A、暂存器B的写入操作。四、实验内容1. 运算器功能编码表2.3.1 ALU运算器编码表算术运算逻辑运算K15K13K12K11功能K15K13K12K11功能MS2S1S0MS2S1S00000A+B+C10

7、00B0001ABC1001/A0010RLC1010A-10011RRC1011A=00100A+B1100A#B0101AB1101A&B0110RL1110A+10111RR1111A2.实验连线K23K0置“1”，灭M23M0控位显示灯。然后按下表要求“搭接”部件控制电路。表2.3.2 运算实验电路搭接表连线信号孔接入孔作用有效电平1DRCKCLOCK单元手动实验状态的时钟源上升沿打入2X2K10(M10)源部件译码输入端X2三八译码八中选一低电平有效3X1K9(M9)源部件译码输入端X14X0K8(M8)源部件译码输入端X05XPK7(M7)源部件奇偶标志：0=偶寻址，1=奇

8、寻址6MK15(M15)运算控制位：0=算术运算，1=逻辑运算7S2K13(M13)运算状态位S28S1K12(M12)运算状态位S19S0K11(M11)运算状态位S010AWRK17(M17)A运算源寄存器写使能低电平有效11BWRK18(M18)B运算源暂存器写使能低电平有效示例1 算术运算1. 运算源寄存器写流程通过I/O单元“S7S0”开关向累加器A和暂存器B置数，具体操作步骤如下：置数I/O=XX44h数据来源I/O单元累加器A=44K10K7=1000按【单拍】按钮置数I/O=XX22h暂存器B=22按【单拍】按钮K18 K17=10K18 K17=012. 运算源寄存器读流程关

9、闭A、B写使能，令K18=K17=“1”，按下流程分别读A、B。读AK15=1数据来源FUN数据总线DBUS=AK10K7=1100K13K11=111读BK15=1K13K11=000数据总线DBUS=B3. 加法与减法运算令M S2 S1 S0（K15 K13K11=0100），为算术加，FUN及总线单元显示A+B的结果令M S2 S1 S0（K15 K13K11=0101），为算术减，FUN及总线单元显示AB的结果。示例2逻辑运算1. 运算源寄存器写流程通过“I/O输入输出单元”开关向寄存器A和B置数，具体操作步骤如下：置数I/O=XX22h数据来源I/O单元累加器A=22K10K7=1

10、000按【单拍】按钮置数I/O=XX44h暂存器B=44按【单拍】按钮K18 K17=10K18 K17=012. 运算源寄存器读流程关闭A、B写使能，令K17= K18=1，按下流程分别读A、B。读AK15=1数据来源FUN数据总线DBUS=AK10K7=1100K13K11=111读BK15=1K13K11=000数据总线DBUS=B 若运算控制位设为（M S2 S1 S0=1111）则F=A，即A内容送到数据总线。 若运算控制位设为（M S2 S1 S0=1000）则F=B，即B内容送到数据总线。3. 逻辑运算令M S2 S1 S0（K15 K13K11=1101），为逻辑与，FUN及总

11、线显示A逻辑与B的结果。令M S2 S1 S0（K15 K13K11=1100），为逻辑或，FUN及总线显示A逻辑或B的结果。示例3 移位运算(1) A寄存器置数拨动“I/O输入输出单元”开关向移位源寄存器A置数，具体操作步骤如下：置数I/O=XX80h数据来源I/O单元写数A=80K10K7=1000按【单拍】按钮关写控位K18 K17=10K18 K17=11(2) A寄存器移位流程改变K13 K11移位控制数据来源FUNDBUS=FUNK10K7=1100 移位结果打入A按【单拍】按钮K17 K15 K12=001 完成上流程的操作后，按表2.3.3改变K13、K11的状态，再按动【单拍

12、】钮，观察A的变化。 当K13 K11=11，每按一次【单拍】钮，A右移一位。 当K13 K11=10，每按一次【单拍】钮，A左移一位。 当K13 K11=01，每按一次【单拍】钮，A带进位右移一位。 当K13 K11=00，每按一次【单拍】钮，A带进位左移一位。实验思考：验证表2.3 .1 ALU运算器编码表所列的运算功能。在给定A=55h、B=77h的情况下，K23K0置“1”，改变运算器的功能设置位M S2 S1 S0（K15 K13K11），观察运算器的输出，填入下页表格中，并和理论分析进行比较、验证。表2.3.4ALU运算器真值表运算控制运算表达式K15K13K12K11AB运算结果

13、MS2S1S0带进位算术加A+B+C00005577FUN=( CC )带借位算术减A-B-C00015577FUN=( DE )带进位左移RLC A00105577FUN=( AA )带进位右移RRC A0011FUN=( 2A )算术加A+B0100FUN=( CC )算术减A-B0101FUN=( DE )左移RL A0110FUN=( AA )右移RR A0111FUN=( AA )取B值B10005577FUN=( 77 )A取反NOT A10015577FUN=( AA )A减1A-110105577FUN=( 54 )清零01011FUN=( 00 )逻辑或A OR B1100F

14、UN=( 77 )逻辑与A AND B1101FUN=( 55 )A加1A+11110FUN=( 56 )取A值A1111FUN=( 55 )五、实验心得这个实现让我掌握了八位运算器的数据传输格式，并且验证运算功能发生器及进位控制的组合功能，顺利的完成了算术、逻辑、移位运算的实验，熟悉了ALU运算控制位的运用。实验3 准双向I/O口实验一、实验目的熟悉与了解准双向I/O口的构成原理。二、实验要求掌握准双向I/O口的输入输出特性的运用。三、实验原理Dais-CMX08+向用户提供的是按准双向原理设计的十六位输入/输出I/O口，当该位为“1”时才能用作输入源，上电或复位（手动态按【返回】键），该十

15、六位I/O口被置位（即为“0FFFFh”）。通常情况下，在用作输入的时候就不能再有输出定义。电路结构如图2-3-4所示。该口外接十六位二进制数据开关，适用于外部数据的输入，该口跨接十六个发光二极管和经缓冲驱动的四个七段显示，能以二进制和十六进制两种方式显示I/O口的输入输出状态。发光管在高电平“1”时发光点亮。图2-3-4 准双向I/O电路实验中所用的I/O口数据通路如图2-3-5所示。I/O的输入经2片74LS245缓冲与数据总线相连，I/O口的输出由2片74LS574锁存后输出，锁存器的输入端与数据总线相连。图2-3-5 十六位I/O的数据通路四、实验内容1. 实验连线K23K0置“1”，

16、灭M23M0控位显示灯。然后按下表要求“搭接”部件控制电路。连线信号孔接入孔作用有效电平1IOCKCLOCK单元手动实验状态的时钟来源上升沿打入2X2K10(M10)源部件译码输入端X2三八译码八中选一低电平有效3X1K9(M9)源部件译码输入端X14X0K8(M8)源部件译码输入端X05XPK7(M7)源部件奇偶标志：0=偶寻址，1=奇寻址6IOWK17(M17)I/O输出使能，本例定义到M17位低电平有效7OPK16(M16)目标部件奇偶标志：0=偶寻址，1=奇寻址2. 搭接方式I/O的寻址定义I/O口源编址I/O口目的编址源编码I/O编址注释目的I/O编址注释K10K9K8K7K17K1

17、6X2X1X0XPIOWOP1000S7S0读00S7S0写1S15S8读1S15S0写3. I/O口奇送偶（S15S8送 S7S0）置数S15S8=66数据来源S15S8写数据S7S0=66K10K7=1001K17K16=00I/O开关S15S0置1按【返回】键按【单拍】按钮4. I/O口偶送奇（S7S0送S15S8）置数S7S0=99数据来源S7S0写数据S15S8=99K10K7=1000K17K16=01I/O开关S15S0置1按【返回】键按【单拍】按钮五、实验心得通过这个实现让我彻底的掌握了准双向I/O口的输入/输出特性的运用，并且熟悉与了解了准双向I/O口的构成原理。实验4 地址

18、总线组成实验一、实验目旳1. 熟悉和了解地址总线的组成结构、地址来源及集合原理。2. 掌握程序段与数据段的寻址规则及地址部件的运用技巧。二、实验要求通过地址形成部件实验，建立“段”概念，学会“段”运用。三、实验原理地址总线的作用是传递地址信息，输出当前数据总线上发送信息的源地址或接收信息的目的地址。如下图所示本系统设有程序与数据两条地址总线，通过PC计数器提供程序存储器地址，并由地址寄存器AR传递数据存储器地址及外设地址，通过指令总线送AR形成指令定义的内存地址。图2-3-6地址总线组成通路1. 8位内存地址Addr如图2-3-6所示，本系统从提高信息存取效率的角度设计存储器地址通路，按现代计

19、算机体系结构中最为典型的分段存取理念合成存储器地址总线addr，在指令操作“时段”（取操作码与取操作数），以当前程序指针PC为址；遇数据与内存传递“时段”，以当前数据指针AR为址。addr地址的合成通路见图2-3-6。其寻址范围为00FFh。2. 8位外设地址Address如图2-3-6所示，本系统外设地址总线Address由地址锁存器AR直接提供，在P4页图1-5-1所示的XRD、XWR、ALE等外设控制信号的管理下，通过外DBUG数据总线完成外设信息由内到外或由外到内的传递。其寻址范围为00FF，可达256字节。四、实验内容1. 程序计数器实验图2-3-7所示的PC指针由2片161组成八位

20、程序计数器，计数器的输入端与总线相连构成PC装载通路，计数器的输出端途经三态门缓冲分离为两条通路，其一与总线相连构成程序指针访问通路，其二与地址寄存器AR集合组成存储器地址总线。它的清零端由中央外理器单元直控，上电时PC计数器自动清零，在手动实验中，按【返回】键亦可实现计数器的强制清零。手控“搭接”状态，本实验由下表定义PC计数器的预置与加1操作，实验中以准双向I/O部件的S7S0为计数器预置源。当IP=0时按单拍按钮，遇E/M=“0”，在脉冲下降沿把S7S0的内容装入PC计数器；遇E/M=“1”，在脉冲下降沿完成PC计数器加1操作。目标部件定义节拍功能说明K23K22T上升沿打入E/MLDP

21、CX1XPC保持10PC加100PC装载说明：“”表示上升沿有效PC读出由P8页表2.2源编码表定义，在X2X0（K10K8=000）时，当前PC送总线。 2. 实验连线K23K0置“1”，灭M23M0控位显示灯。然后按下表要求“搭接”部件控制电路。连线信号孔接入孔作用有效电平1DRCKCLOCK单元手动实验状态的时钟来源上升沿打入2X2K10(M10)源部件译码输入端X2三八译码八中选一低电平有效3X1K9(M9)源部件译码输入端X14X0K8(M8)源部件译码输入端X05XPK7(M7)源部件奇偶标志：0=偶寻址，1=奇寻址6LDARK19(M19)数据存储器地址指针，本例定义K197LD

22、PCK22(M22)PC程序计数器更新位，本例定义到K22低电平有效8E/MK23(M23)当IP有效时，E/M：0=PC装载，1=PC加12）程序计数器PC的写入、读出与加1通过“I/O单元”开关向程序计数器PC置数，按【单拍】按钮完成PC指针的装载；然后K23、K22置“1”，令K10K8为“0”，执行PC读操作。再令K23 K22=“10”，实现PC+1置数I/O=XX10h数据来源I/O单元打PCPC=10hK10K7=1000按【单拍】按钮K23 K22=00PC送DBUSK23 K22=10K10K8=000PC加1按【单拍】按钮保持PC+1状态，按【单拍】按钮，在CLOCK的上升

23、沿PC加1并送数据总线，程序计数器和总线单元显示12h。继续按【单拍】按钮，观察PC与总线内容的变化。3、地址寄存器实验图2-3-7所示的AR由1片74LS574锁存器构成八位数据指针，锁存器的输入端与总线相连构成置数通路，锁存器的输出端途经三态门缓冲分离与PC计数器集合组成存储器地址总线及外设总线。由中央外理器单元控制锁存器的清零，在手动实验中，按【返回】键即可实现AR锁存器的强制清零。1）地址寄存器AR打入在手控“搭接”态，数据指针AR由LDAR及DRCK（CLOCK脉冲）二信号组合控制地址的装入操作。本实验以总线上准双向I/O部件的S7S0为置数源。当K19=0时，按【单拍】钮，在脉冲下

24、降沿把S7S0的内容装入地址锁存器AR。操作步骤如下：置数I/O=XX06h数据来源I/O单元AR=06hK10K7=1000按【单拍】按钮K23 K22 K19=110AR送AddrK10K8=01106送总线K23 K19=01五、实验心得本次实现我熟悉和了解了地址总线的组成结构、地址来源及集合原理，学习到了程序段与数据段的寻址规则以及地址部件的运用技巧，通过地址如何形成部件实验，建立“段”概念，学会“段”运用。实验5 存储器读写实验一、实验目的熟悉和了解存储器组织与总线组成的数据通路。二、实验要求按照实验步骤完成实验项目，掌握存储部件在原理计算机中的运用。三、实验原理存储器是计算机的存储

25、部件，用于存放程序和数据。存储器是计算机信息存储的核心，是计算机必不可少的部件之一，计算机就是按存放在存储器中的程序自动有序不间断地进行工作。本系统从提高存储器存储信息效率的角度设计数据通路，按现代计算机中最为典型的分段存储理念把存储器组织划分为程序段、数据段、内存或堆栈段，由此派生了数据总线（DBus）、指令总线（IBus）、微总线（Bus）等与现代计算机设计规范相吻合的实验环境。实验所用的存储器电路原理如图2-3-8所示，该存储器组织由一片6116构成具有段概念的信息存储体系，该存储体系Addr由IP指针和AR指针分时提供，E/M控位为“1”时选通IP，反之选通AR。该存储器可动态变更程序

26、源与数据源，把我们的教学实验提高到能与现代计算机设计规范相匹配与接轨的层面。图2-3-8 存储器数据通路四、实验内容1. 实验连线K23K0置“1”，灭M23M0控位显示灯。然后按下表要求“搭接”部件控制电路。连线信号孔接入孔作用有效电平1MOCKCLOCK单元手动实验状态的时钟来源上升沿打入2X2K10(M10)源部件译码输入端X2三八译码八中选一低电平有效3X1K9(M9)源部件译码输入端X14X0K8(M8)源部件译码输入端X05XPK7(M7)I/O部件奇偶标志：0=偶寻址，1=奇寻址6E/MK23(M23)Addr地址段定义：0=AR指针，1=PC指针7MWRK21(M21)存储器写使能：0=存储器写，1=存储器读8LDARK19(M19)AR地址寄存器写使能 低电平有效9LDPCK22(M22)PC装载与PC+1 低电平有效2. 存储器数据段读写操作(1) 数据段写操作按下流程从0址单元开始，向数据段00h05h单元依次写入11 22 33 44 55 66。置地址S7S0=00hI/O=0000h打地址00ARK10K7=100