EDA技术试题库

1、EDA式题库建设70%基础题，20%中档题，10%提高题（试题容量： 20 套试卷，其中每套试题填空题10 空（每空 2 分） ，选择题10 题（每题2 分） ） ，简答题4 题（每题5 分） ，分析题2 题（每题10 分） ，设计题2 题（每题10 分） 。 基础题部分填空题（140 空）1. 一般把EDAfe术的发展分为（CAD、（CAE和（EDA三个阶段。2. EDA设计流程包括 （设计准备）、（设计输入）、（设计处理） 和（器件编程）四个步骤。3时序仿真是在设计输入完成之后，选择具体器件并完成布局、布线之后进行的时序关系仿真, 因此又称为（功能仿真）。4. VHDL的数据对象包括 （变

2、量）、（常量） 和（信号），它们是用来存放各种 类型数据的容器。5图形文件设计结束后一定要通过（仿真），检查设计文件是否正确。6. 以ED©式设计实现的电路设计文件， 最终可以编程下载到（FPGA或者（CPLD 芯片中，完成硬件设计和验证。7. MAX+PLUS文本文件类型是（.VHD）。8. 在PC上利用VHDL进行项目设计，不允许在（根目录）下进行，必须在根目录为设计建立一个工程目录。9. VHDL源程序的文件名应与（实体名）相同，否则无法通过编译。10. 常用 EDA 的设计输入方式包括（文本输入方式）、 （图形输入方式）、 （波形输入方式） 。11. 在 VHDL 程序中，

3、（实体）和（结构体）是两个必须的基本部分。12. 将硬件描述语言转化为硬件电路的重要工具软件称为（HDL综合器）13、VHDL的数据对象分为（常量）、（变量）和（信号）3类。14、 VHDL 的 操作 符 包括 （算术 运算 符 ）和 （符号运算符）。15、常用硬件描述语言有（Verilog HDL ）、（AHDL以及（VHDL。16、VHDLS本语句有（顺序语句）、（并行语句）和属性自定义语句。17、VHDL同或逻辑操作符是（XNOR 。18、原理图文件类型后缀名是（.GDF）, Verilog HDL语言文本文件类型的后缀名是（ .V ） 。19、十六进制数16#E#E1 对应的十进制数值

4、是（224） 。20、一个完整的VHDL程序应包含三个基本部分，即库文件说明、（程序包应用说明）和（实体和结构体说明）。21、VHDL不等于关系运算符是（/二）。22、STD_LOGIC_116程序包是 （IEEE ）库中最常用的程序包。23文本输入是指采用（硬件描述语言）进行电路设计的方式。24 .当前最流行的并成为IEEE标准的硬件描述语言包括 （vhdl ）和（verilog ）25 .采用PLD进行的数字系统设计，是基于（芯片）的设计或称之为（自底向上）的设计。26.硬件描述语言HDL给PLD和数字系统的设计带来了更新的设计方法和理念，产生了目前最常用的并称之为（自顶向下）的设计法。2

5、7.EDA工具大致可以分为（设计输入编辑器）、（仿真器）、（hdl综合器）（适配器）以及 （下载器）等 5 个模块。28将硬件描述语言转化为硬件电路的重要工具软件称为（综合器）。29用 MAX+plusII 输入法设计的文件不能直接保存在（根目录）上，因此设计者在进入设计之前，应当在计算机中建立保存设计文件的（工程）。30 若在 MAX+plusII 集成环境下，执行原理图输入设计方法，应选择（blockdiagram/Schematic ）命令方式。31 若在 MAX+plusII 集成环境下，执行文本输入设计方法，应选择（.vhd ） 方式。32 maxplus2max2libprim 是

6、 MAX+plusII （基本）元件库，其中包括（门电路）、（触发器）、（电源）、（输入）、（输出）等元件。33 maxplus2max2libmf 是 函数 元件库，包括（加法器）、（编码器）、（译码器）、（数据选择器数据）、（移位寄存器）等74 系列器件。34图形文件设计结束后一定要通过（编译），检查设计文件是否正确。35在MAX+plusII 集成环境下可以执行（生成元件）命令，为通过编译的图形文件产生一个元件符号。这个元件符号可以被用于其他的图形文件设计， 以实现 （多层次）的系统电路设计。36. 执行 MAX+p1us Il 的“ Timlng Analyzer ”命令，可以 设计电

7、路输入与输出波形间的（延时量）。37. 指定设计电路的输入输出端口与目标芯片引脚的连接关系的过程称为（端口映射） 。38. MAX+plusII 的波形文件类型是（.swf ）。39层次化设计是将一个大的设计项目分解为若干个（ 子项目 ） 或者若干个（层次）来完成的。 先从 （ 顶层 ） 的电路设计开始，然后在 （ 顶层 ） 的设计中逐级调用（底层）的设计结果，直至实现系统电路的设计。40. 一个项目的输入输出端口是定义在（实体中）中。41. 描述项目具有逻辑功能的是（结构体）。42. 关键字 ARCHITECTURE义的是（结构体）。43.1987标准的VHDLif言对大小写（不敏感）44.

8、 关于1987标准的VHDL®言中，标识符必须以（英文字母）开头。45. VHDL语言中变量定义的位置是（结构体中特定位置）。46. VHDL语言中信号定义的位置是（结构体中特定位置）。47. 变量赋值号是（ := ）, 信号赋值号是（ <= ） 。48. IF 语句属于（顺序）语句。49. LOO需句属于（顺序）语句。50. PROCESS句属于（并行）语句。51. CASE®句属于（顺序）语句。52. EDA 的中文含义是（电子设计自动化）。53可编程逻辑器件的英文简称是（PLD） 。54 . 现场可编程门阵列的英文简称是（FPGA） 。55 .在EDA中，ISP

9、的中文含义是（在系统编程）。56 . EPF10K20TC144-4 具有（144）个管脚。57 . MAXPLUSII 中原理图的后缀是（.GDF） 。58 . VHDL吾言共支持四种常用库，其中（ WORK库是用户的VHDLS计现行工作库。59 .在EDA1具中，能将硬件描述语言转换为硬件电路的重要工具软件称为（综合器） 。60 .在VHDL勺CASE®句中，条件句中的“=>”不是操作符号， 它只相当与（THEN作用。61 . assign >pin/location chip命令是 MAXPLUSI软件中（引脚锁定）的命令。62 .在 VHDL中，可以用语句（clo

10、ck' event and clock= ' 0'）表示检测 clock下降沿。63 .在VHDL中，语句" FOR I IN 0 TO 7 LOOP ”定义循环次数为（8）次64 .在VHDL中，PROCESS构内部是由（顺序）语句组成的。65 .执行MAX+PLUSII的（Simulator ）命令，可以对设计的电路进行仿真。66 .执行MAX+PLUSII的（Compiler）命令，可以对设计的电路进行编译。67 .执行MAX+PLUSII的（Programmer）命令，可以对设计的电路进行下载。68 .在VHDL中，PROCESS身是（并行）语句。69

11、 . 在元件例化语句中，用（=> ）符号实现名称映射，将例化元件端口声明语句中的信号与 PORT MA冲的信号名关联起来。70 .在MAX+PLUSII成环境下为图形文件产生一个元件符号的主要作用是（被高层次电路设计调用）。71 .在MAX+PLUSIE具软件中，完成网表提取、数据库建立、逻辑综合、逻辑分割、适配、延时网表提取和编程文件汇编等操作，并检查设计文件是否正确的过程称为（综合） 。72 .在VHDL中，IF语句中至少应有1个条件句，条件句必须由（BOOLEAN 表达式构成。73 .在VHDL中（变量）不能将信息带出对它定义的当前设计单元。74 .在VHDL中，一个设计实体可以拥

12、有一个或多个（结构体）。75 .在VHDL勺IEEE标准库中，预定义的标准逻辑数据STD_LOGICT （9）种逻辑值。76 .在 VHDL中，用语句（clock ' EVENT AND clock= ' 1'）表示 clock 的上升沿。77、仿真是对电路设计的一种（间接的）检测方法。78. Quartus II 中建立设计项目的菜单是 （“File " f "New Project Wizard” ）。79. 执行 Quartus II 的（Create / Update / Create Symbol Files for CurrentFile

13、 )命令，可以为设计电路建立一个元件符号。80. 使用 Quartus II 的图形编辑方式输入的电路原理图文件必须通过(编译)才能进行仿真验证81. Quartus II 的波形文件当中设置仿真时间的命令是(Edit/ Time Bar ) 。82. 完整的 IF 语句，其综合结果可实现(组合逻辑电路)。83. 描述项目具有逻辑功能的是(结构体)。84. protel 原理图设计时, 按下 (Q) 键可实现英制和公制的转换。85. 在VHDL吾言的程序中，注释使用(-)符号。86. protel原理图设计时，按下(E+M+M键)快捷键可实现“移动功能”。87. 在放置元器件的过程按下(TAB

14、 )键可以调出元件属性对话框。88. 40mil 大约等于(0.001) m。 A 、 B 、 0.001cm C 、 0.001inch D0.001mm89. 通常所说的几层板指的是(钻孔图层)的层数。90. 执行( Align Top )命令操作，元器件按顶端对齐。91. 执行 (Align Bottom ) 命令操作, 元器件按底端对齐.92. 执行(Align Left )命令操作, 元器件按左端对齐.93. 执行(Align Right )命令操作, 元气件按右端对齐.94. 原理图设计时, 实现连接导线应选择(Place/Wire ) 命令 .95. 要打开原理图编辑器, 应执行

15、 (Schematic) 菜单命令.96. 进行原理图设计，必须启动(Schematic )编辑器。97. 使用计算机键盘上的(Page Down )键可实现原理图图样的缩小。98. 往原理图图样上放置元器件前必须先(装载元器件库) 。99. 执行（ Tools/Preferences)命令，即可弹出PCB系统参数设置对话框100. 在印制电路板的（Keep Out Layer ）层画出的封闭多边形，用于定义印制电 路板形状及尺寸。101. 印制电路板的（Silkscreen Layers ）层主要用于绘制元器件外形轮廓以及标识元器件标号等。该类层共有两层。102. 在放置元器件封装过程中，按

16、（Y）键使元器件封装旋转。103. 在放置元器件封装过程中，按（X）键使元器件在水平方向左右翻转。104. 在放置元器件封装过程中，按（Y）键使元器件在竖直方向上下翻转。105. 在放置元器件封装过程中，按（L）键使元器件封装从顶层移到底层。106. 在放置导线过程中，可以按（BackSpace）键来取消前段导线。107. 在放置导线过程中，可以按（Shift+Space ）键来切换布线模式。108. 执行（ Center Horizontal ）命令操作，元器件按水平中心线对齐。109. MAX+plus II 支持原理图、（ VHDL） 、 （ Verilog ）语言及以波形与EDIF 等

17、格式的文件，并支持混合设计、（功能）仿真和（时序）仿真。110结构体是用于描述设计实体的（内部结构）以及实体端口间的（逻辑关系），它不能单独存在，必须有一个界面说明即（实体）。对具有多个结构体的实体，必须用（CONFIGURATION置）语句指明用于综合的结构体和用于仿真的结构体。111由（已定义的）、 （数据类型不同）的对象元素构成的（数组）称为记录类型的对象。（共计 140 空）选择题（140 题）1 .关于EDA技术的设计流程，下列顺序正确的是（A ）A原理图/HDL文本输入”功能仿真“综合“适配”编程下载“硬件测试B原理图/HDL文本输入“适配”综合”功能仿真”编程下载“硬件测C原理图

18、/HDL文本输入”功能仿真f综合”编程下载“适配硬件测试；D原理图/HDL文本输入”功能仿真“适配”编程下载“综合”硬件测试2 对 利用原理图输入设计方法进行数字电路系统设计，下面说法是不正确的（ C）A 原理图输入设计方法直观便捷，但不适合完成较大规模的电路系统设计；B 原理图输入设计方法一般是一种自底向上的设计方法；C 原理图输入设计方法无法对电路进行功能描述；D 原理图输入设计方法也可进行层次化设计。3 Quartus II 的设计文件不能直接保存在（B ） 。A 系统默认路径B 硬盘根目录C 项目文件夹D 用户自定义工程目录）方式.4 使 用 Quartus II 工具软件建立仿真文件

19、，应采用（DA.图形编辑B.文本编辑C.符号编辑D.波形编辑5 建 立设计项目的菜单是（C« LI”File ”“Project ”“ New ProjectWizard”FileNew Project Wizard ”6 在 Quartus II集成环境下为图形文件产生一个元件符号的主要用途是A.仿真D.被高层次电路设计调用7 仿 真是对电路设计的一种（B ）检测方法A.直接的B.间接的D.异步的仿真软件8 执 行 Quartus II 的( BCreate Default SymbolCompiler9 Quartus II. scf10 Quartus II）命令，可以对设计电

20、路进行功能仿真或者时序的图形设计文件类型是（. bdf. vhd是（B .硬件描述语言Start SimulationTiming AnalyzerC. EDA工具软件D.综合11 使 用 Quartus II工具软件实现原理图设计输入，应采用（）方式. 模 块 /原 理 图 文 件文本编辑符号编辑D.波形编辑VHDLS12. 一个能为VHDL宗合器接受，并能作为一个独立的设计单元的完整的序称为（C ）A .设计输入B .设计输出C .设计实体D .设计结构13. VHDL常用的库是（A ）标准库.A. IEEE B . STD14 .在VHDL勺端口声明语句中，用（A. INB. OUTC.

21、15 .在VHDL勺端口声明语句中，用（A. INB. OUTC.C. WORKD. PACKAGEA ）声明端口为输入方向INOUTD. BUFFERB ）声明端口为输出方向INOUTD. BUFFERC. INOUTD. BUFFERD ）声明端口为具有读功能的输出方INOUTD. BUFFERA ）开头的标识符是正确的C.汉字D.下划线A. INB. OUT17 .在VHDL勺端口声明语句中，用（A. INB. OUTC.18 .在VHDLfe识符命名规则中，以（A.字母B.数字19 .在下列标识符中，（C ）是VHDL合法标识符._h_addeA. 4h_adde B . h_adde

22、4_C. h_adder_44h_adde B h_adde4h_adder_4h_adde20 .在下列标识符中，（A ）是VHDL错误的标识符.25.在VHDL勺并行语句之前，可以用（ C ）来传送往来信息.21 . VHDL程序中的中间彳B号必须在 中定义，变量必须在 进程A.实体 进程 B .结构体 进程D.结构体 结构体22 .在VHDL中，目标变量的赋值符号是（C ）.A . = :B . =C .:=23 .在VHDL中，目标信号的赋值符号是（ D ）.24 .在VHDL勺FOR_LOOP句中的循环变量是一个临时变量，属于LOOP语句的局部变量，（ B ）事先声明A.必须B.不必

23、C.其类型要D.其属性要A.变量B.变量和信号C.信号D.常量26 .在VHDL中,PROCESS构是由( A)语句组成的.A .顺序B .顺序和并行C .并行D .任何27 .在VHDL中，条件信号赋值语句 WHEN_ELSE于( C )语句.A .并行兼顺序 B .顺序C .并行D .任意28 .在元件例化(COMPONEN语句中，用( D )符号实现名称映射，将例 化元件端口声明语句中的信号名与PORT MAP)中的信号名关联起来.29 .把上边的英文缩略语和下边的中文意思对应起来(1) EDA FPGA(6) SRAM (7) ISP a片上系统c现场可编程门阵列e在系统可编程(3)

24、SOC (4)(8) VHDL_ bdg边界扫描测试技术hi电子设计自动化j30 . 一个项目的输入输出端口是定义在AoA.实体中B.结构体中C.任何位置 D.进程体31 .描述项目具有逻辑功能的是B 。CPLD (5) ASIC BST (10) IEEE复杂可编程逻辑器件 静态随机存取存储器 超高速硬件描述语言 美国电子工程师协会 专用集成电A.实体B.结构体C.配置D.进程32 .关键字ARCHITECTURE义的是 AA.结构体B.进程C.实体D.配置33 . 1987标准的VHDLif言对大小写是 DA. 敏感的 B. 只能用小写C. 只能用大写D. 不敏感34 .关于1987标准的

25、VHDL®言中，标识符描述正确的是A。A. 必须以英文字母开头B. 可以使用汉字开头C. 可以使用数字开头D. 任何字符都可以35 .符合1987VHDLB准的标识符是 A。A. a_2_3 B. a2 C. 2_2_a D. 2a36 .不符合1987VHD廓准的标识符是 C。A. a_1_in B. a_in_2 C. 2_a D. asd_137 变 量和信号的描述正确的是A 。A. 变量赋值号是:= B. 信号赋值号是:=C. 变量赋值号是<= D. 二者没有区别38 下 面数据中属于实数的是A 。A. 4.2 B. 3 C. 1 D. “ 11011”STD_LOGI

26、G_116尊定义的高阻是字符 D。A. X B. x C. z D. Z39. STD_LOGIG_116助字符H定义的是 A。A. 弱信号 1 B. 弱信号 0 C. 没有这个定义D. 初始值40.如果a=l,b=0,则逻辑表达式(a AND b) OR ( NOT b AND a)的值是 BA. 0 B. 1 C. 2 D. 不确定41 不 属于顺序语句的是C 。A. IF 语句 B. LOOP 语句 C. PROCESS语句 D. CASE 语句42 EDA的中文含义是 A。A. 电子设计自动化B. 计算机辅助计算C. 计算机辅助教学D. 计算机辅助制造43 可 编程逻辑器件的英文简称是

27、D 。A. FPGA B. PLA C. PAL D. PLD44 现 场可编程门阵列的英文简称是A 。A. FPGA B. PLA C. PAL D. PLD45 在EDA中，IP的中文含义是D 0A. 网络供应商B. 在系统编程C. 没有特定意义D. 知识产权核46 EPF10K30TC144-4M有多少个管脚 A。A. 144 个 B. 84 个C. 15 个 D. 不确定Quartus II 是哪个公司的软件A 。A. ALTERA B. ATMEL C. LATTICE D. XILINX47 VHDL吾言共支持四种常用库，其中哪种库是用户的 VHDLS计现行工作库：DA.IEEE

28、库 B.VITAL 库 C.STD 库 D.WORKT作库48 下 列语句中，不属于并行语句的是：B 。A.进程语句B.CASE语句 C.元件例化语句 D.WHEN ELSE语句49 下 列关于变量的说法正确的是A 。A. 变量是一个局部量，它只能在进程和子程序中使用。B.变量的赋值不是立即发生的，它需要有一个6延时。C. 在进程的敏感信号表中，既可以使用信号，也可以使用变量。D. 变量赋值的一般表达式为：目标变量名<= 表达式。50. VHDL语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分，结构体描述B 。A.器件外部特性B.器件的内部功能C.器件的2合约束E

29、.器件外部特性与内部功能51.在VHDL中，为定义的信号赋初值，应该使用C符号。A. = : B. = C. : = D. <=52 .在VHDL勺IEEE标准库中，预定义的标准逻辑位STD_LOGIC勺数据类型中是用B表示的。A.小写字母和数字 B.大写字母数字C.大或小写字母和数字 D.全部是数字53 .在VHDL勺IEEE标准库中，预定义的标准逻辑数据STD_LOGICT C种逻辑值。A. 2 B. 3 C. 9 D. 854 .在VHDL中，条件信号赋值语句 WHEN ELSE于 C 语句。A.并行和顺序B.顺序 C.并行D.不存在的55 .在Quartus II中，新建时序波形

30、文件时应选择 D(A) Editor file( B) Graphic Editor file(C) Text Editor file(D) Vector waveform file56 .描述项目具有逻辑功能的是 B。A.实体B.结构体 C.配置D.进程57 .关键字 ARCHITECTURE义的是 A。A.结构体B.进程 C.实体D.配置58 . 1987标准的VHDLif言对大小写是D 。A.敏感的B.只能用小写C. 只能用大写 D.不敏感59 .关于1987标准的VHDL®言中，标识符描述正确的是A 。A.必须以英文字母开头B.可以使用汉字开头C.可以使用数字开头 D.任何字

31、符都可以60 .关于1987标准的VHDL®言中，标识符描述正确的是B可以使A.下划线可以连用B.下划线不能连用C.不能使用下划线D用任何字符61 .符合1987VHDLB准的标识符是A 。A. A_2B. A+2 C. 2AD. 2262.符合1987VHDLB准的标识符是 A。A. a_2_3B. a 2 C. 2_2_aD. 2a63.不符合1987VHDLB准的标识符是D 。A. a2b2B. albl C. ad12D. %5064. VHDL语言中变量定义的位置是 DA.实体中中任何位置B.实体中特定位置C. 结构体中任何位置D.结构体中特定位置65 . VHDL语言中信

32、号定义的位置是D 。A.实体中任何位置B.实体中特定位置C.结构体中任何位置中特定位置66 .变量和信号的描述正确的是 A。A.变量赋值号是:= B.信号赋值号是:=C.变量赋值号是=没有区别67 .变量和信号的描述正确的是B 。A.变量可以带出进程B.信号可以带出进程C.信号不能带出进程D.结构体D. 二者D. 二者没有区别68 .关于VHDL数据类型，正确的是A.用户不能定义子类型B.用户可以定义子类型C.用户可以定义任何类型的数据D.前面三个答案都是错误的69 .可以不必声明而直接引用的数据类型是C 。A. STD_LOGIC B. STD_LOGIC_VECTOR C. BIT D.前

33、面三个答案都是错误的70 .使用STD_LOGIG_116使用的数据类型时 B。A.可以直接调用B.必须在库和包集合中声明C.必须在实体中声明 D.必须在结构体中声明71 .正确给变量X赋值的语句是 B。A. X<=A+B; B. X:=A+b; C. X=A+B;D.前面的都不正确72 .下列语句中，不属于并行语句的是：B 。A.进程语句B.CASE语句 C.元件例化语句D.WHEN ELSE语句73 .关于VHDL中的数字，请找出以下数字中数值最小的一个：A. 2#1111_1110# B. 8#276# C. 10#170#D. 16#E#E174 .关于VHDL中的数字，请找出以

34、下数字中最大的一个： 。A. 2#1111_1110# B.8#276# C. 0#170#D.6#E#E175 .下列标识符中，B 是不合法的标识符。A. State。 B. 9moon C. Not_Ack_0 D. signal76 .在VHDL吾言描述中。定义数据类型通常采用的关键词是(C )(A) signal(B) variable(C) type(D) set77 .在VHDL吾言的程序中，注释使用以下的哪一种符号？( B )(A) (B)-(O ；(D) _ _78 .关于元件例化的描述中，正确的有(A)元件例化根据例化语句中所定义的例化元件端口名和当前系统的连接实体端口名的接

35、口表达方式来说，有两种方式：1)名字关联方式2)功能关联方式(B)元件例化根据例化语句中所定义的例化元件端口名和当前系统的连接实体端口名的接口表达方式来说，有两种方式：1)名字关联方式2)位置关联方式(C)在位置关联方式的例化语句中，表达式的位置可以互换(D)为了方便书写程序，元件例化名可以省略79 . 一个进程中允许描述对应于 时钟信号的同步时序逻辑(A )(A) 一个(B)两个(C) 三个(D)多个80 .在以下4种语言中属于硬件描述语言的是(A )(A) VHDL(B) VC(Q VB(D) Delphi81 . Protel 99SE 是用于(B )的设计软件。A电气工程B 电子线路

36、C机械工程D 建筑工程82 .Protel 99 SE原理图设计工具栏共有( C )个。A. 5 B. 6 C. 7 D. 883. 执行(B )命令操作，元器件按垂直均匀分布。A.Vertically B.Distribute Vertically C.Center VerticallyD.Distribute84. 执行(D )命令操作，元器件按底端对齐.A.Align Right B.Align Top C.Align Left D.Align Bottom85. 执行 （ A ） 命令操作, 元器件按右端对齐.A.Align Right B.Align Top C.Align Left

37、 D.Align Bottom86. 原理图设计时, 实现连接导线应选择（ B ） 命令 .A.Place /Line B.Place/Wire C.WireD.Line87. 进行原理图设计，必须启动（B ）编辑器。A.PCBB.Schematic C Schematic Library D.PCBLibrary88. 往原理图图样上放置元器件前必须先（B ） 。A. 打开浏览器B.装载元器件库C.打开PCBS辑器D.创建设计数据库文件89. 仿真库 Fuse.lib 中包含了一般的熔丝元器件，Designator 指的是熔丝的（ A ）A. 名称 B. 电流 C. 阻抗 D. 不清楚90.

38、 网络表中有关网络的定义是（C ） 。A. 以“ ”开始，以“ ”结束 B. 以“”开始，以“”结束C. 以“（”开始，以“）”结束 D. 以“ ”开始，以“ ”结束91. 执行（B ）命令，即可弹出PCB系统参数设置对话框。A.Design/Bord Options B.Tools/PreferencesC.OptionsD.Preferences92. 在放置导线过程中，可以按（A ）键来取消前段导线。A. Back Space B. Enter C.Shift D.Tab93. Protel99 SE 提供了（ B）层为内部电源/接地层。A.2B.16C.32D.894. 印制电路板的（

39、B ）层主要是作为说明使用。A.Keep Out LayerB.Top OverlayC.Mechanical LayersD.Multi Layer95. 在放置元器件封装过程中，按（D ）键使元器件封装旋转。A.XB.YC.LD.空格键96. 在放置元器件封装过程中，按（B ）键使元器件在竖直方向上下翻转。A.XB.YC.LD.空格键97. 在放置导线过程中，可以按（C ）键来切换布线模式。A.Back Space B. Enter C.Shift+Space D.Tab98. Protel99 SE 为PCBg辑器提供的设计规则共分为（ D ）类。A.8B.10C.12D.699. Pr

40、otel 99 SE 原理图文件的格式为（C ） 。A.Schlib B.SchDoc C.Sch D.Sdf100. 执行( C )命令操作，元器件按水平中心线对齐。A.CenterB.Distribute HorizontallyC.Center Horizontal D.Horizontal101. 执行( B )命令操作，元器件按顶端对齐。A.Align Right B.Align Top C.Align Left D.Align Bottom102. 执行 ( C ) 命令操作，元器件按左端对齐.A.Align Right B.Align Top C.Align Left D.Ali

41、gn Bottom103. 原理图设计时，按下( B ) 可使元器件旋转90°。A. 回车键 B. 空格键C.X 键 D.Y 键104. 要打开原理图编辑器, 应执行 ( C ) 菜单命令.A.PCB Project B.PCB C.Schematic D.Schematic LibraryB ）编辑器。105. 进行原理图设计，必须启动（A.PCB B.Schematic C Schematic Library D.PCB Library106. 网络表中有关元器件的定义是（A. 以“ ”开始，以“ ”结束C. 以“（”开始，以“）”结束107.PCB的布局是指（B ） 0A. 连

42、线排列B.C. 元器件与连线排列D.108.Protel99 SE 提供了多达（CA.2B.16C.32D.8A ） 。B. 以“”开始，以“”结束D. 以“ ”开始，以“”结束元器件的排列除元器件与连线以外的实体排列）层为铜膜信号层。109. 在印制电路板的（B ）层画出的封闭多边形，用于定义印制电路板形状及尺寸。A.Multi Layer B. Mechanical Layers C.Top Overlay D.Bottom overlay110. 印制电路板的（B ）层主要用于绘制元器件外形轮廓以及标识元器件标号等。该类层共有两层。A.Keep Out Layer B.Silkscree

43、n LayersC.Mechanical Layers D.Multi Layer111. 在放置元器件封装过程中，按（A ）键使元器件在水平方向左右翻转。A.XB.YC.LD.空格键112. 在放置元器件封装过程中，按（C ）键使元器件封装从顶层移到底层。A.XB.YC.LD.空格键113. 在放置导线过程中，可以按（C ）键来切换布线模式。A.Back Space B. Enter C.Shift+Space D.Tab114. Protel99 SE 为PCBg辑器提供的设计规则共分为（ D ）类。A.8B.10C.12D.6115原理图设计窗口顶部为主菜单和主工具栏，左部为（A ） 。

44、A. 设计管理器B. 底部为状态栏C. 常用工具栏D. 命令栏116网络表的内容主要由两部分组成：元器件描述和（A ） 。A. 网络连接描述B. 元器件编号C. 元器件名称D. 元器件封装117工作层中的信号板层（Signal Layers ）包括底层、中间层和（D ） 。A. 内部电源/地线层B. 其它工作层C. 机械板层D. 顶层118.Protel 99 SE 可以直接创建一个（ A ） 文件。A. *.DDB B. *.Lib C. *.PCB D. *.Sch119原理图可以生成各种类型的报表，生成各种报表的命令都在（A ）菜单中。 A.Reports B.File C.Edit D

45、.Help120原理图文件的扩展名是（A ） 。A.SchB.ERCC.PCBD.DDB121设计电路板文件的扩展名是（C ） 。A.SchB.ERCC.PCBD.DDB122创建元器件封装库文件的扩展名是（B ） 。A.Sch B.Lib C.PCB D.DDB123原理图电气规则检查后产生文件的扩展名是（B ） 。A.SchB.ERCC.PCBD.DDB124网络表文件的扩展名是（B ） 。A.SchB.NETC.PCBD.DDB125元器件列表文件（Protel Format 格式）的扩展名是（B ） 。A.csv B.bom C.PCB D.xls126元器件列表文件（CSV Form

46、at 格式）的扩展名是（A ） 。A.csvB.bomC.PCBD.xls127元器件列表文件（Client Spreadsheet 格式）的扩展名是（D ） 。A.csvB.bomC.PCBD.xls128.元器件列表文件的格式有三种，其中（ A ）与EXCE照式类似。A. Client SpreadsheetB. CSV FormatC. Protel FormatD.xls129根据元器件的焊盘种类不同，元件封装可分为插针式元器件封装和（A ）两种类型。A. 表贴式元器件封装B. 焊盘130 . RB代表（A ）。A. 电解电容B. 管状元器件C.131 . AXIAL代表（B ）。A.

47、 电解电容B.管状元器件C.132 . DIP 代表（D ）。A. 电解电容B.管状元器件C.133 SIP 代表（ B ） 。A. 电解电容B. 单列直插式元器件134 . DIP 代表（D ）。A. 电解电容B. 单列直插式元器件135元器件石英晶体振荡器的封装是（C. 导线D.过孔二极管D.双列直插式元器件二极管D.双列直插式元器件二极管D.双列直插式元器件C.二极管D.双列直插式元器件C.二极管D.双列直插式元器件D ）。A. DIP B. SIP C. AXIAL D.XTAL1136.元器件可变电阻（POT1 POT2的封装是（B ）。A. DIPB. VR1C.AXIALD.XT

48、AL1137电阻类的封装是（C）。A. DIP B. RB C. AXIAL D.XTAL1138晶体管的封装是（C）。A. DIPB. RBC.TO-xxxD.XTAL1139. PCB®辑器中放置元器件工具栏是（A ）。A. Component Placement B. Find SelectionC. Placement Tools D.Wiring Tools140. PCB®辑器中放置工具栏是（C ）。A. Component Placement B. Find SelectionC. Placement Tools D.Wiring Tools简答题（56 题）

49、1、谈谈你对EDA技术的理解。（什么是EDA）。EDA技术就是以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件的方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至完成对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门新技术，或称为IES/ASIC 自动设计技术。2. 简要解释建模、仿真和综合的含义。答：建模是指用硬件描述语言描述电路的功能。仿真是指验证电路的功能。综合是

50、指把软件模型转化为硬件电路3、EDA技术的主要特征有哪些？答：自顶向下的设计方法；采用硬件描述语言；高层综合优化；并行工程；开放性和标准化。 4 、什么是硬件描述语言？答：是一种用于设计硬件电子系统的计算机语言，它用软件编程的方式来描述电子 系统的功能、电路结构和连接形式；与传统的门级描述方式相比，它更适合复杂数 字电子系统的设计。5、用硬件描述语言设计电路有哪些优点？突出的优点： 语言的公开可利用性； 设计与工艺的无关性； 宽范围的描述能力； 便于组织大规模系统的设计； 便于设计的复用、交流、保存和修改等。6、利用EDA技术进行电子系统的设计有什么特点？答： 用软件的方式设计硬件； 用软件方

51、式设计的系统到硬件系统的转换是由有关的开发软件自动完成的； 设计过程中可用有关软件进行各种仿真； 系统 可现场编程，在线升级；整个系统可集成在一个芯片上，体积小、功耗低、可靠性高。7、从使用的角度讲，EDAi术主要包括几个方面的内容？答：EDAfe术的学习主要应掌握四个方面的内容： 大规模可编程逻辑器件； 硬件描述语言； 软件开发工具； 实验开发系统。其中，硬件描述语言是重点。8、硬件描述语言VHDL勺特点是什么？VHD亮一种具备形式化、层次化和规范化的硬件描述语言。1硬件相关结构2 VHDL 的并发性3混合级描述以及混合级模拟。9、信号与变量的区别有哪些？信号可以用来描述哪些硬件特性?答：变

52、量赋值与信号赋值的区别在于，变量具有局部特征，它的有效只局限于所定义的一个进程中，或一个子程序中，它是一个局部的、暂时性数据对象（ 在某些情况下 ） 。对于它的赋值是立即发生的（ 假设进程已启动） ，即是一种时间延迟为零的赋值行为。信号则不同，信号具有全局性特征，它不但可以作为一个设计实体内部各单元之间数据传送的载体，而且可通过信号与其他的实体进行通信（ 端口本质上也是一种信号） 。信号的赋值并不是立即发生的，它发生在一个进程结束时。赋值过程总是有某种延时的，它反映了硬件系统并不是立即发生的，它发生在一个进程结束时。赋值过程总是有某些延时的，它反映了硬件系统的重要特性，综合后可以找到与信号对应

53、的硬件结构，如一根传输导线、一个输入/输出端口或一个D触发器等。10、名词解释：VHDL实体说明、.结构体、类属表、数据对象、并行语句、程序包。答：VHD（ L Very high speed intergated circuit Hardware Description Language） :非常 高速集成电路的硬件描述语言。11、名词解释：结构体答： 通过若干并行语句来描述设计实体的逻辑功能（行为描述）或内部电路结构（结构描述） ，从而建立设计实体输出与输入之间的关系。12 、名词解释：类属表答：用来确定设计实体中定义的局部常数，用以将信息参数传递到实体，用类属表指明器件的一些特征。最常用

54、的是上升沿和下降沿之类的延迟时间，负载电容、驱动能力和功耗等。13 、名词解释：数据对象答 : 数据类型的载体，共有三种形式的对象：Constant （常量） 、 Variable （变量） 、Signal （信号）14、名词解释：并行语句答：并行语句有五种类型，可以把它们看成结构体的五种子结构。这五种语句结构本身是并行语句，但内部可能含有并行运行的逻辑描述语句或顺序运行的逻辑描述语句，如进程内部包含的即为顺序语句。五种语句结构分别为块语句、进程语句、信号赋值语句、子程序调用语句和元件例化语句。15、名词解释：程序包答：程序包可定义一些公用的子程序、常量以及自定义数据类型等。各种VHDLS译系统都含有多个标准程序包，如 Std-Logic-1164 和Standard程序包。用户也可已 自行设计程序包