EDA实验报告-VGA彩条显示

1、B烟台大学YANTAI UNtVERSITYEDAVGA彩条实验班级：光094-2姓名：学号： 4229VGA彩条信号显示控制一、实验目的：1 .熟练掌握 Verilog HDL语言和QuartusII 软件的使用；2 .理解状态机的工作原理和设计方法；3 .熟悉VGA接口协议规范。4 .通过对VGA接口的显示控制设计，理解 VGA接口的时序工作原理，掌握通过计数器产 生时序控制信号的方法以及用 MEGEFUNCTION 制作锁相环的方法。二、实验原理1、显示控制原理常见的彩色显示器一般由阴极射线管(CRT)构成，彩色由GRB(Green Red Blue)基色组成。 显示采用逐行扫描的方式解

2、决，阴极射线枪发出电子束打在涂有荧光粉的荧光屏上，产生 GRB基色，合成一个彩色像素。扫描从屏幕的左上方开始，从左到右，从上到下，逐行扫描，每扫完一行，电子束回到屏幕的左边下一行的起始位置，在这期间，CRT、对电子束进行消隐，每行结束时，用行同步信号进行行同步；扫描完所有行，用场同步信号进行场同步， 并使扫描回到屏幕的左上方，同时进行场消隐，并预备进行下一次的扫描。2、VGA时序信号计算机内部以数字方式生成的显示图像信息，被显卡中的数字 /模拟转换器转变为R、G、B三原色信号和行、场同步信号，信号通过电缆传输到显示设备中。对于模拟显示设备，如模拟CRT显示器，信号被直接送到相应的处理电路，驱动

3、控制显像管生成图像。设计VGA控 制器的关键是产生符合VGA接口协议规定的行同步和场同步信号，它们的时序关系如下图所示:1MII川11川1川一川川1"1"川|='VF8 Frameh_sync :水平同步信号（负脉冲），每个水平扫描周期显示器刷新一行;v_sync :垂直同步信号（负脉冲）,每个垂直扫描周期显示器刷新一帧;行同步信号（HS ）场同步心（VS）时序名称时钟数（像素数）时序名称行数前沿16前沿10行同步96场同步2数据640数据480后沿48后沿33总像素数800总行数525按照每秒60帧的刷新速度来计算，所需要的时钟频率为：频率=60Hz（帧数）X 5

4、25（行）X 800（每一行像素数）=25.2MHz所以我们通过开发系统的50MHz时钟资源，通过时钟分频产生25MHz的频率即可。虽然 没有达到精确的25.2MHz的时钟频率（刷新率可能会是59Hz）,但是并不会造成影响。3、VGA显示器的工作过程以屏幕左上角的那个像素作为原点（1,1 ）。当显示器接收到控制器输出的v_sync信号, 则开始一个新的垂直刷新循环，同时控制器输出h_sync信号。当经过P+Q=1.084ms 的时间后，准备开始水平刷新循环，当 h_sync信号的下降沿到来时，即开始刷新第一行（行 数加1）。再经过B+C = 5.66 s的时间后，开始刷新第一行的第一个像素（列

5、数加1）,并按照所需的时钟频率，刷新此行中其余像素。直到显示器接收到下一个h_sync信号，又开始刷新第二行。重复此过程，直到刷新到屏幕的底部。当刷新了最下面一行的最后一个像素后，显示器即完 成了一帧的刷新，控制器又输出 v_sync信号，显示器又开始一个新的垂直刷新循环。三、实验内容:1.输入源程序；-2 -2.全程编译;工心I：产1- WT亡方】SIR工也8UMl4 >v|hii l«t i«it Mqpwii团ff-ai i £-ri*色1|dw，Bj Fjw JStrtuf : VuJ 破工i«a.工 ft Sr&ibMfi iTi

6、Uklk AxakltlvtiOD _I AiwI丁：上系 ft S7Ltii«£i x号FHUr_|*r*g. 1 7 u4 J3Lg k7y±ZFi«wJUL£MVibl-BE二，!H TSfktiftfxVa-BefwolA 皿。上«!11 nf Ivd T-b*«L-<riw ui.xmOuuHM II ¥«r±i。力jtiiwp-14 *>T-op-l*v«l ffrit i e j- NettJ-«vi ««Tia” ，血1

7、3;B i fe 1 V 3 9bf T <9 ifQL T -in*h4 XT fl all H q -：. v'3CE,»,i e E%1 -' T i-d. J ul 01 OS . 39 ： 4 = « o bmiLI it& m/stt/zow sj ,我 工船场 colml C0UJ31 Ugl 4M “LEI PlEL-lil, h*M / 2r &L0 1 £ 鼻 j 下，】g ( 7 x ) 0 a / 51. S(M (DU) QJ ( 0 1 >产一一 -I-IH .I1Ih4«h1 M&

8、#171;dk Vut«Cku# Tpp事I Ui ¥!»T«r <«H V1 Cwrnh<L .Jli iAc Y .匚»部IS btwAfMl Adj Chnireonr-is*3.时序仿真;口Ik* K vdfr TfekhM；iraadLaAhain WawF'Q_j餐，否59曰5 Leri itotiiF 户0* 5imn#-r Ft¥* frVOartofl zdb _j swkmmw口，m*A英出»B*”旭IRH 串WJAS c，J# IM lA4gtcutT vm Q e.-3-

9、 3 -"/二1刈Bhmrg Al Oiern4.引脚锁定;二!匈PtCfKE. NaJffOr»，"m营富富Fl。- S«lL LBiG3P l V？bi'Dfw&E ! GlvlktilFyaf El n« d T>*P.E匕*灿址？ni工t手协Lh1M*Fit -A T'R->6- *TT 14 b PHIFl a* 5m2 如wlru II Vwsi Mi tv¥i1h tk. .崎星 T4p-l#wl InvLty N«b« FmiIf D-VVr 5 1I 34 V

10、j-JI-l! i 用 IE'1 L 34 T " q-=LT53tg a JFill C«*p，l *口 口曲 *1 1出±.11'皿 电 v*rT 而 I ' " ''触|Z -0】0* » 49 MC3&.-0 B4l1 17® CH1/2T/0XK 5J Br«b Ida ti ntCOLDtCOLDtCyelai*EFLENTT4K0 /冗制。Q H H JT / L04 (. T IK )04 / H, WH C0«皿，014 Vai u* TT nr p

11、a L ¥ Cw 3 nnl . . . 1)1. bJl .匚wnA5.编译文件下载;< Qu3K*g I.l 1 p4/7U 11330J y t.+ 1 3ft/VLHJCOIQK.(XJI.flH - LCCIjOK. ndl'4)二际闪号 E*hl, 行如mi *t*加通小 质自的“114 工中口 15 fwMx Qltlp号M100尊* Si«ir“M：，.M 巧 r/4，U5efc M5«$I斤n»N uM七口 * hffl pininl(1面尸111 1| 网 i 1e11 dr iu”)M必 |jjaGDtO!Chechi

12、wm31毋凰*QiedkUhJJH.削1印1团中4I"/自 5> DtAed*i m.I专出邸X E -se1.eq市Fi-ndd U«irce.： Jj Iclec ? CdhfiirJtation «ieeedf A -* 1 ftevieeCs) emlCiqui+d：|j Ln上Ci± Sucre白工pet-stiais n JJj 坨£白工g)ox4M41K<C |l*d Jan 01 口,“，制 1093SyUiMi j( Awmnj £*Wq X A Qtkal Wtiwg Emp SjppfmriTJ l|

13、Mtawr9 Di 20. 四 P)'I:曰0 3 * * qFl他内 口上pmHelp. 5?reii Pli四、最终硬件测试结果:五、实验体会:通过对EDA课程的学习，我对电路的软件和硬件方面的知识有了进一步的了解，至少对于 QuartusII经历了由陌生到熟悉应用的过程，这次 VGA实验是我本科到现在做过的最有意 思的实验之一。刚开始实验时，简单地认为实验是简单而愉快的。但在一次上课时老师的一 句幽默“我很欣慰，果然没有一个人理解了状态机的设计”让我认识到自己的浅薄与无知。状态机和系统的设计当时在我的脑海里就是一团乱麻，“剪不断，理还乱”。这都什么跟什么啊，我突然意识到我是不是跟

14、我的学科脱节啦，所以，我决定在本科的有限时间里多动手实 验、学习，努力去发现自己的不足，于是我申请进了学院的实验室学习，感觉这门课对我的 影响还是恨大的，张老师质朴的教学方式和把我们当成自己孩子的教诲，让我很是欣慰。在 这次课程以前从来没有了解过 VGA的显示原理和工作模式，刚开始学习的时候觉得非常茫 然，不知道从何处下手。在老师的引导下，我按照实验的整体过程，先看了课本，了解了VGA显示和时序控制的相关原理。于是明白这次实验设计的重点就是 VGA时序控制模块的 设计。再仔细分析时序关系，画出状态转移图，同步区、显示区、消隐区时计数器的数值， 便可很方便的编出程序。虽然在实验中也遇到了各种各样

15、的问题，但最终都一一解决，也更 让我体会到实验中的乐趣。同时，通过 VGA显示实验，我加深了对 EDA技术的理解，初 步掌握了 QuartusII软件图形编辑的使用。我接触了使用 VHDL编程的一些基本技术和方 法，初步掌握QuartusII软件的使用方法、进一步熟悉了数字系统 VHDL设计和仿真的流程以及硬件编程下载的基本技能，对以后 EDA的继续学习奠定了基础六、实验程序：use ieee.std_std_1164.all;entity color isport(clk,md:IN std_logic;/md为模式选择输入rs,vs,r,g,b:OUT std_logic);end col

16、or;architecture behev of color issignal hs1,vs1,pclk,cclk:std_logic;signal mmd:std_logic_vector(1 downto 0);signal fs:std_logic_vector(3 downto 0);signal cc:std_logic_vector(4 downto 0);/ 行同步、横彩条产生signal ll:std_logic_vector(8 downto 0);/ 场同步、竖彩条产生signal grbx:std_logic_vector(3 downto 1);signal grby:

17、std_logic_vector(3 downto 1);siganl grbp:std_logic_vector(3 downto 1);signal grb;std_logic_vector(3 downto 0);begingrb(2)<=(grbp(2) xor md) and hs1 and vs1;grb(3)<=(grbp(3) xor md) and hs1 and vs1;grb(1)<=(brbp(1) xor md) and hs1 and vs1;process(md)beginif md'event and md='0' th

18、enif mmd="10" then mmd<="00"else mmd<=mmd+1;end if;end if;-10 -end process;process(mmd)beginif mmd="00"then grbp<=grbx;/ 横彩条elsif mmd="01" then grby<=grby;/ 选择竖彩条elsif mmd="10" then grby<=grbx xor gbry;else grbp<="000"end

19、if;end process;process(clk)beginif clk'event and clk='1' thenif fs=20 then fs<="0000"else fs<=(fs+1);end if;end if;end process;fclk<=fs(3);cclk<=cc(4);process(fclk)beginif fclk'event and fclk='1' thenif cc=29 then cc<="00000else cc<=cc+1;end i

20、f;end if;end process;process(cclk)begin”；/外部晶振20M ,20分频if cclk'event and cclk='0' thenif ll=481 then ll<="000000000”;else ll<=ll+1;end if;end if;end process;process(cc,ll)beignif cc>23 then hs<='0'else hs1<='1'end if;if ll>479 then vs1<='0'else vs1<='1'end if;end process;process(cc,ll)beginif cc<3 then grbx<="111"elsif cc<6 then grbx<="110"el