集成电路版图layout设计方法与实例

1、集成电路版图（layout）设计方法与实例程未，冯勇建，杨涵(厦门大学 萨本栋微机电研究中心福建 厦门361005)    摘  要：首先在理论上介绍了集成电路版图设计方法的详细步骤以及设计规则的特点。并结合一个运算放大器的版图设计实例详细讲解了集成电路版图设计的基本步骤技巧与准则。    关键词：版图设计；MOS；面积；设计规则    集成电路从60年代开始，经历了小规模集成,中规模集成，大规模集成，到目前的超大规模集成。单个芯片上已经可以制作含几百万个晶体管的一个完整的数字系统或数模混合的电

2、子系统。在整个设计过程中，版图（layout）设计或者称作物理设计（physical design）是其中重要的一环。他是把每个原件的电路表示转换成集合表示，同时，元件间连接的线网也被转换成几何连线图形。对于复杂的版图设计，一般把版图设计分成若干个子步骤进行：  划分  为了将处理问题的规模缩小，通常把整个电路划分成若干个模块。  版图  规划和布局是为了每个模块和整个芯片选择一个好的布图方案。  布线  完成模块间的互连，并进一步优化布线结果。  压缩  是布线完成后的优化处理过程，他试图进一步减小芯片的面积。1

3、 版图设计方法  可以从不同角度对版图设计方法进行分类。如果按设计自动化程度来分，可将版图设计方法分成手工设计和自动设计2大类。如果按照对布局布线位置的限制和布局模块的限制来分，则可把设计方法分成全定制（fullcustom）和半定制(semicustom)2大类。而对于全定制设计模式，目前有3种CAD工具服务于他：几何图形的交互图形编辑、符号法和积木块自动布图。对于两极运算放大器版图设计的例子，采用的是Tanner公司的LEdit软件。这是一种广泛使用在微机上的交互图形编辑器。设计者将手工设计好的版图草图用一个交互图形编辑器输入计算机并进行编辑。因而此方法也被分类成手工设计方法。因

4、为手工设计方法不可避免的会产生误会，因此，必须在版图编辑后进行版图验证。版图验证包括设计规则检查DRC (a design rule checker)、电学规则检查ERC(a electrics rule checker)、版图参数提取LPE(layout parameter extraction)、版图和原理图对照检查LVS(layout vs schematic)。当然这些验证LEdit就可以完成。2 版图设计规则 电路设计师一般都希望电路设计得尽量紧凑。而工艺工程师却希望是一个高成品率的工艺。设计规则是使他们两者都满意的折衷。设计规则是良好的规范文献，他列出了元件（导体、有源区、电阻器等

5、）的最小宽度，相邻部件之间所允许的最小间距，必要的重叠和与给定的工艺相配合的其他尺寸。对于一种工艺，当确定其设计规则时，要考虑的因素有掩膜的对准、掩膜的非线性、片子的弯曲度、外扩散（横向扩散）、氧化生长剖面、横向钻蚀、光学分辨率以及他们与电路的性能和产量的关系。设计规则规定了在掩膜板上每个几何图形如何与彼此有关的另一块掩膜版上的图形水平对准。除了明确指出的不同点以外，所有的规则是指相应几何图形之间的最小间隔。一种设计规则是直接用微米数表示最小尺寸。但是即使是最小尺寸相同，不同公司不同工艺流程的设计规则都不同，这就使得在不同工艺之间进行设计得导出导入非常的耗费时间了。  &#

6、160; 解决问题的方法一种是使用高级的CAD工具，能够便捷的实现可兼容工艺间的转换。另外可以采用第二种设计规则，由Mead和Conway2推广的比例设计规则，也叫做设计规则。他对整个版图设置一个参数作为所有设计规则中最小的那一个，其他设计规则的数值都是这个参数的整数倍。此参数对应不同的工艺有着不同的微米值。从而实现其他规则随着线性变化。当然他们也有缺点：  (1)线性度只适用于一定的范围（比如在12m之间线性有效），当超出范围很多时，规则与的关系已经没有线性度了。  (2)保守性。  由于规则代表了不同的工艺技术，设计规则时必须做到对于每个工艺的整套要求的全盘考

7、虑，从而必然带来超尺寸和紧密性的减少。但是这样却可以获得更好的安全系数或改善可靠性。  一般工艺的最小线宽设置为2。例如对于1.2m（最小线宽为1.2m的工艺）的=0.6m。  制定设计规则包括线宽、间距、覆盖、面积、露头和凸头等规则，他们分别给出最小线宽、最小间距、最小覆盖、最小面积、最小露头和最小凸头等数值。大多数情况下，各硅片生产厂的设计规则是各不相同的。在着手设计之前，应先拿到准备去投产的硅片生产厂的设计规则，并以他作为整个设计过程的参考。在设计高水平的CMOS电路时，这一点尤为重要。对于本文中举例的两极CMOS运算放大器版图设计我们采用的MOSIS服务机构的SCM

8、OS(Scalable CMOS)规则（见表1），采用的是TSMC(Taiwan Semiconductor Manufacturing Corporation)035 mn阱CMOS工艺，MOS管参数使用相对应的SPICE BSIM 3参数模型。3 设计举例  本例是针对图1所示的一个两极运算放大器版图设计。3.1 单个MOS管子的画法  图1中分别是一个PMOS和一个NMOS。有源区是定义MOS管可以形成的地方的扩散区间，也就是说只有被有源区覆盖的部分才是MOS管的有效部分。为了与阱(well)或者衬底(substrate)接触连接，需要一个叫做选择区域（select

9、area）的反型扩散。而多晶硅在本图中的作用则是用来形成MOS管的栅电极。蓝色的2条金属连线分别作为MOS管的漏极电极和源极电极。在本例中我们采用的是n阱CMOS工艺，则衬底是p型低掺杂。n沟道MOS管直接在衬底上制造，在图1中，NMOS只需要选用n选择。因为一般nMOS晶体管衬底接VSS低电源端，所以为了让p型衬底与VSS接口接触要采用p选择。而p沟道MOS管则需要做在n阱上，然后采用p选择。因为一般PMOS晶体管衬底接Vdd高电源，为了让作为PMOS衬低的n阱与Vdd接口接触，采用n选择。用红色表示的多晶硅被绿色有源区覆盖的部分才作为MOS管的有效栅电极，该矩形宽边方向就是MOS管子的有效

10、沟道长度（L），而矩形长边方向则是沟道宽度（）所以矩形的长宽比就是管子的（宽长比）。对于图1NMOS，PMOS的=14：4。由于MOS工艺在整片硅片上要淀积厚氧化层作隔离，需要采用图中黑色方块表示的接触。对于图1中的MOS管，用来连接处在隔离厚氧化层下的源、漏和之上金属连线。而作为Vss接口和Vdd接口，则需要连接处在隔离厚氧化层下的衬底和之上的金属连线。3.2 MOS管的简化  版图设计希望尽量得到正方形图案才是最紧凑的。如果MOS的沟道宽长比比较大，比如图1中有的达到了880：4，则版图上的MOS管是非常的瘦长的，根据图3的MOS管等效拆分原理，这时我们可以适当的将一个沟道宽长比

11、为拆成n个宽长比为1/n的管子。  表示在版图则参看图4，进一步在版图上简化则可以将拆分后的管子的源极或者漏极重叠在一起，参见图5，其中s表示源极，d表示漏极。3.3 总体布局  对于3.1和3.2两个步骤均属于版图设计的第1步划分，对于总体布局基本要求是使得总版图尽量为正方形，这样才是最紧凑，也最节约空间（因为最后切片时一般将芯片切成正方形状）。对于图1所示的一个两极运算放大器，我们所得到的版图见图6。其中右上角紫色的矩形是采用多晶硅1和多晶硅2作上下极板的电容的版图。每2面积的电容的值非常小，一般只有10-1810-17 F左右，所以即便是皮法级的电容也会占到整个版图的很大部分。另外电容可以随意拆分而没有规则的限制。所以对于有电容的电路，电容的位置一般放在最后来确定，并且可以根据情况来分成几块填在版图的空隙中而使得包括版图所有元素的最小正方形内的空余空间最小。4 小结  近几年来，人们已投入很大力量研究版图设计自动化，希望用以代替设计师的一部分劳动。然而在较复杂的场合，有些程序的应用遇到了阻力，需要人工干预帮助解决问题。人工设计得到的器件版图密度一般高于用自动化版图设计和布线程序所得到的密度，因而人机交互式版图设计和布线程序得到了广泛的应用。本文仅仅是作为版图设计入门的基本方法，对于比较复杂的电路版图设计则不仅需要很多诸如图论在内