10311班四路抢答器设计方案

1、、实验目的1学习智力竞赛抢答器电路的工作原理。2学习综合数字电子电路的设计、实现和调试方法。二、实验内容和要求设计实现一个可容纳四组参赛者的数字智力竞赛抢答器。要求：每组设置一个抢答按钮供抢答者使用；电路具有第一抢答信号的鉴别和锁存功能。在此基础上再增加计分电路和犯规电路。三、设计思路可将整个系统分为三个主要模块：抢答鉴别模块QDJB;抢答计时模块JSQ;抢答计分模块JFQ。整个系统的组成框图如图5-5-8所示。四、电路设计 定时器ABCDADDLOADCLRL1L0CLKEN图-1智力竞赛抢答器系统框图倒计时器显”示时间选手抢答按声提示图-21 电路设计指标I 本抢答器最多可提供4名参赛选手

2、使用，编号为14号，各队分别用一个按钮（S1S4 ）控制，并设置一个系统清零和抢答控制开关 S5,该开关由 主持人控制。II 抢答器具有数据锁存功能，并将锁存数据用发光二极管指示灯显示出来， 同时蜂鸣器发出间歇式声响，主持人清零后，声音提示停止。III. 抢答先后的分辨率为1ms。IV. 开关S5作为清零及抢答控制开关（有主持人控制），当开关S5被按下时, 抢答电路清零，松开后则允许抢答，输入抢答信号由抢答按钮的S1S4实现。V. 有抢答信号输入时，有数码管显示出相应组别的号码。此时再按其他任何 一个抢答开关均无效，指示灯依旧保持第一个开关按下时所对应的状态不变。VI. 能完成由主持人控制的3

3、0秒倒计时，有抢答信号输入后计时器停止。VII 能完成定时器复位，启动，暂停/继续计数。VIII 能完成对每个选手抢答次数的记录，并可复位。2 仿真电路组成（1 ）四路抢答器原理见图-3图-3该电路由四个D触发器、与非门及脉冲触发电路等组成。其中S1 , S2, S3、S4为抢答人按钮，S5为主持人复位。74LS175为四D触发器。无人抢答时，S1S4均未被按下，1D4D均为低电平，在555定时器电路 产生时钟脉冲作用下，1Q立即变为高电平，对应指示灯 X1发光，同时数码 管显示为1，将555定时脉冲封锁，此时送给74IS175的CLK端不再有脉冲 信号，所以74LS175输出不再变化，其他抢

4、答者再按下按钮也不起作用， 从 而实现了抢答。若要清除，则由主持人按S5按钮完成，并为下一次抢答做好准备。（2）定时器实现 秒脉冲发生器由555定时器和外接元件R1、R2、C构成多谐振荡器。F=1Hz 定时器电路见图-45VR6：1ikO1314B：A15AR71k£lC2 100nFuan anm.31UC1 ：47QitF0LM=VCC图-4 计数器由两片74LS192同步十进制计数器构成利用错位输出端BO于下一级DOWN相连30循环设置为，十位片DCBA=0011 个位片DCBA=OOOO 译码及显示电路有译码驱动器 74LS48和7段数码管组成 控制电路与非门U20A和U21A组成RS触发器，实现计数器复位、计数和保持 30电路如图-5所示图-5(3 )计数电路计数器由74LS192构成置数输入端接地，up端接选手输入信号，当有信号输入是加一，load端接