DSP原理与应用技术考试知识点总结太原理工大学

1、第一章1、DSP系统的组成：由控制处理器、DSPs输入/输出接口、存储器、数据传输网络构成。P2图1-1-12、TMS320系列DSPs芯片的基本特点:哈佛结构、流水线操作、专 用的硬件乘法器、特殊的DSP指令、快速的指令周期。3、哈佛结构：是一种将程序指令储存和数据储存分开的储存器结构。特点：并行结构体系，是将程序和数据存储在不同的存储空间中，即 程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立 编址，独立访问。系统中设置了程序和数据两条总线，使数据吞吐率 提高一倍。4、TMS32C系列在哈佛结构之上DSPs芯片的改进：（1）允许数据存 放在程序存储器中，并被算数运算指令直接使用

2、，增强芯片灵活性（2） 指令储存在高速缓冲器中，执行指令时，不需要再从存储器中读取指 令，节约了一个指令周期的时间。5、冯诺依曼结构：将指令、数据、地址存储在同一存储器中，统一 编址，依靠指令计数器提供的地址来区分是指令、数据还是地址，取 指令和去数据都访问同一存储器，数据吞吐率低。6、流水线操作：TMS320F2812采用8级流水线，处理器可以并行处 理2-8条指令，每条指令处于流水线的不同阶段。| 4圾流水线|,揀、I衆曲杖笫、亲指咖' T：l',拒燈诽码 r 逮操作数 汀: 1細：押、1劇冷 昭、兼揺令执行 i第、.僚I：衿潮、':弟汨那y董扭脅i解释：在4级流水

3、线操作中。取 指令、指令译码、读操作数、执 行操作可独立地处理，执行完全 重叠。在每个指令周期内，4条 不同的指令都处于激活状态，每 条指令处于不同的操作阶段。7、定点DSPs芯片：定点格式工作的DSPs芯片。浮点DSPs芯片：浮点格式工作的 DSPs芯片。（定点DSPs可以浮点运算，但是要用软件。浮点DSPs用硬件就可以）& DSPs芯片的运算速度衡量标准:指令周期（执行一条指令所需时 间）、MAC时间（一次乘法和加法的时间）、FFT执行时间（傅立叶 运算时间）、MIPS （每秒执行百万条指令）、MOPS每秒执行百万次 操作）、MFLOPS每秒执行百万次浮点操作）、BOP（每秒十亿次

4、操 作）。9、TMS320F281系列芯片主要性能：（1） 低功耗设计（核心电压1.8V，I/O电压3.3V）（2）高性能的32位中央处理器：可达4兆字的线性程序地址，可达 4兆字的线性数据地址（3）3个外部中断128位的密钥，3个32位的CPU定时器（4） 串口外围设备（串行外围接口 SPI，两个串行通信接口 SCIs, 标准的UART改进的局域网络eCAN多通道缓冲串行接口 McBSP和 串行外围接口模式）（5）最多有56个独立的可编程、多用途通用输入/输出（GPIO引 脚。10、TMS320F281是 TI推出的新一代32位定点DSPs芯片。第二章1、TMS320F281是 32 位定点

5、 DSPs芯片。2、TMS320C28）系列芯片有三个主要部分:中央处理单元（CPU， 存储器，片内外设。CPU负责控制程序的流程和指令的处理，可执行 算术运算、布尔逻辑、乘法和位移操作。（CPU组成：产生数据和程 序存储地址的CPU仿真逻辑，各种信号线）3、TMS320C28X勺CPU是一种低功耗的32位定点数字信号处理器, 优秀特性：哈佛结构和循环寻址方式、精简指令系统、字节的组合和 拆分、位操作。4、CPU勺主要特性：（1）保护流水线（2）独立寄存器空间（3）算 术逻辑单元（4）地址寄存器算术单元（5）循环移位器（6）乘法器 利用改进型哈佛结构可以并行地执行指令和读取数据。5、C28x芯

6、片具有3种操作模式：C27x目标-兼容模式、C28x模式及C2xLP源-兼容模式。C27x目标-兼容模式在复位时，C28x的CPU处 于C27x目标-兼容模式。6、CPU有 4种主要信号的名称和功能（1）存储器接口信号:在 CPU存储器和外围设备之间进行数据传送；进行程序存储器的访问和数据存储器的存取；并能根据不同的字段长度区分不同的存取操作（16位或32位）（2）时钟和控制信号:为 CPU和仿真逻辑提供时钟，可以用来控制 和监视CPU犬态。（3）复位和中断信号:用来产生硬件复位和中断，并用来监视中断的状态。（4）仿真信号:用来进行测试和调试。7、CPU的主要单元：程序和数据逻辑控制、实时仿真

7、逻辑、地址寄 存器算术单元（ARAU、算术逻辑单元（ALU、预取队列和指令译 码、程序和数据地址发生器、定点 MPY/ALU中断处理。8存储器接口 3条地址总线：（1）PAB（程序地址总线），传送程序空间的读/写地址，是一个22 位的总线，寻址空间4M。（2）DRAB（数据读地址总线）32位，传送来自数据空间的读地址。（3）DWA（数据写地址总线）32位，传送来自数据空间的写地址。9、存储器接口 3条数据总线：（1）PRDBg序读数据总线32位，在读取程序空间时用来传送指令 或数据。（2）DRDB据读数据总线32位，在读取数据空间时用来传送数据。（3）DWD数据/程序写数据总线32位，在对数据

8、空间写数据时用来 传送数据。（注意：程序空间的读和写不能同时发生， 因为它们都要使用程序地 址总线PAB程序空间的写和数据空间的写也不能同时发生，因为两 者都要使用数据/程序写数据总线 DWDB）寄存器英文名称名称位数复位后的状态ACCAccumulator累加器32位Ox 0000 0000AHHigh liaJfofACCACC高16位16位Ox 0000ALLow half of ACCACC低16位16位Ox 0000XAR0Auxiliaiy register 0辅助寄存器032位Ox 0000 0000XAR7Auxiliary7 register 7辅助寄存器732位Ox 000

9、0 0000AROLowhalfofXAROXAR0的低16位16位Ox 0000AR7DPLowhalfofXAR7Daie-page pointerXAR7的低16位 |数据页指针116位 ©位10Ox 0000X 0000PCProgram counter|程序计数器22位Ox 3F FFC0RPCReturn program counter返回程序计 数器22位Ox 00 0000SPStark pointer堆栈指针16位Ox 04001ERInterrupt flag register中断标志寄存器16位Ox 0000IERInterrupt enable registe

10、r中断使能寄存器16®Ox 0000DBGIERDebug inten upt enable register调试中断使能寄存 器16feOx 0000PProduct registtr结果寄存器32位Ox 0000 0000PHHigh halfofPP的高16位16位Ox 0000PLLow half of PP的低16位16位Ox 0000STOStatus register 0状态寄存器016位Ox 0000STIStatus register 1状态寄存器丄16位Ox 080BXTMultiplicand register被乘数寄存器32位Ox 0000 0000THigh

11、 half of XTXT的高丄6位16位Ox 0000TLLow half ofXTXT的低"位16位Ox 000010、数据页指针（DP :在直接寻址模式中，对数据存储器的寻址要 在64个字的数据页中进行。由低4M字的数据存储器组成65536个数 据页，用065535进行标号。16位指针。当CPU工作在C2xLP源-兼 容模式时，使用一个7位的偏移量，并忽略DP寄存器的最低位。堆栈指针（SP :允许在数据存储器中使用软件堆栈。堆栈指针SP为16位，可以对数据空间的低64K（216）进行寻址。当使用SP时， 将32位地址的高16位置为0 （SP高16位不可操作）。复位后SP指 向地

12、址0000 040014（堆栈:1.堆栈从低地址向高地址增长。2. SP总是指向堆栈中的下一个空域。3.复位时，SP被初始化，它指向地 址 00000400H。4.将32位数值存入堆栈时，先存入低 16位。5. 当读写32位的数值时，C28x CPU期望存储器或外设接口逻辑把读/写 排成偶数地址。6.如果增加SP的值，使它超过FFFFH或者减少SP 的值，使它低于0000H则表明SP已经溢出。当数值存入堆栈时， SP并不要求排成奇数或偶数地址。排列由存储器或外设接口逻辑完 成。）程序计数器（PC :当流水线满时，22位的程序指针总是指向流水 线中到达译码的第2阶段的指令。一旦指令到达了流水线译

13、码的第 2 阶段，它就不会再被中断从流水线中清除掉， 而是在中断执行之前就 被执行了。11、状态寄存器1（ ST1）：VMAP，位3,向量映射位，VMA决定CPU的中断向量（包括复位 向量）被映射到程序存储器的最低地址还是最高地址。0： CPU的中断向量映射到程序存储器的底部，地址是 00 0000h-0003FFho1： CPU的中断向量映射到程序存储器的上部，地址是 3F FFC0h-3FFFFFhVMAP被置位。12、解释物理程序可使用SETC VMA和 CLPC VMA指令对该位进行置位和清 0,复位时X1/XCLKIN振荡器输入信号X2振荡器输出信号XF_XPLLDIS锁相环使能信号

14、（选择系统时钟源）OSC振荡器SY SCLKOU系统时钟CLKIN外部时钟 13、解释物理意义：XF_PLLDIS （选择系统时钟源）当使用内部振荡器，在X1和X2之间连接石英晶体，使用外部振荡器，输入时钟信号 接在XI，X2悬空。14、PLL被禁止：当 XPLLDI% 则 pll被禁止，SYSCLKOUT二XCLKIN PLL 被旁路：PLL 被旁路，SY SCLKOUT二XCLKIN/2PLL使能：使能PLL，在PLLCR寄存器中写入一个非零值 nSY SCLKOUT=（XCLKIN* n）/215、F2812 器件上 3 个 32 位 CPL定时器（TIMER0/1/2）16、设系统时钟

15、SCLKOUTx mHz,计数器走一步需多长时间?TIMCLKDDRH:TDDR 1 10sxT =(PRDH :PRD 1)TDDRH :TDDR 1 10岂x溢出频率：|1FTm_fCLKOUT1 (TDDR 1) (PRD 1)CPU定时器一个周17、看门狗作用：（1）防止程序“跑飞”或进入死循环（2）程序“跑 飞”或死循环后，定时器发出复位信号。喂狗：不希望产生脉冲信号，需屏蔽计数器或用软件周期性地向看门狗复位控制寄存器写“ 0x55+0xAA'。3个事件都可以使看门狗产生脉冲信号：（1）未及时“喂狗”使 8 位看门计数器溢出，受看门屏蔽位的控制（2）错误的“喂狗”方式（未正确

16、对看门狗复位控制寄存器写入“ 0x55+0xAA）（ 3）对看门 狗控制寄存器（WDCR的WDCHK2:0）位写入的不是“1,0,1 ”。18、喂狗周期公式:WDCLK=OSCCLK512/WDPS(2：0)/WDCNT(7：0)喂狗周期= 1WDCLK第三章1、C28x芯片具有32位数据地址和22位程序地址，总地 空间可达址4G字节的数据空间和4M字节的程序空间。2、片内SARAI的共同特点：（1）每个存储器块都可以被单独访问（2）每个存储器块都可映射到程序空间或数据空间，用以存放指令代码或存储数据变量。（3）每个存储器块在读/写访问时都可以全速运行，即等待状态为零 等待。片内SARAI的各

17、自特点：（1）复位时，自动将堆栈指针 SP设置在M1块的顶部地址400h处。（2）L0和L1受到代码安全模块的保护。DARAM片内双访问存储器，每个机器周期可被访问 两次存储器。3、片上OTP 次性可编程存储器，只能编程一次，不能擦除。4、F2812CPU采用32位格式访问储存器或外设时，分配的地址必须 是偶地址。如果操作的是奇地址，则 CPU操作奇地址之前的偶地址。5、F2812处理器的外部接口（ XINTF）映射到5个独立的存储区域， 使用三个片选信号。6、外部存储器接口能配置各种参数，尽量不要将配置程序放在XINTF 扩展的存储器空间中执行。7、外设接口提供一个时钟输出 XCLKOUT所

18、有外部接口的访问都是 在XCLOCI的上升沿开始。&对XINTF空间的读/写操作的时序 都可分为三个阶段：建立（Lead）、 激活（Active）和跟踪（Trail）。（ 1）在建立阶段，访问空间的片 选信号为低电平有效，产生的地址放在地址总线上。（2）激活阶段。F2812访问外部设备读操作：读信号XRD氐电平有效，数据锁存到DSPs 中写操作：写信号XWE低电平有效，DSPs数据放到数据总线上（3） 跟踪阶段。读/写信号（XRD/WE变为高电平，而使片选信号仍然保 持为低电平的一段时间。9、理解图的意义：SYSCLKOU和XCLKOU的关系所有的外部扩展访问都是以内部 XINTF的时

19、钟XTIMCLK为参考的，因 此在配置 XINTF时，首先要通过 XINTCNF2寄存器配置 XTIMCLK XTIMCLK可以配置为两种情况：SYSCLKOU或者SYSCLKOUT/2默认 值）。外部接口还提供一个时钟输出信号 XCLKOUT所有外部接口的访问都是在XCLKOUT勺上升沿开始，可以通过 XINTCNF2寄存器的CLKMOD（位配置XCLKOU的频率。XTIMIMGaMTWINIG1XTIMIN02建立/jftiS/fl!踪lEACWACtTVEfTRAIIL5VSCLKOUTHINTCHFj iATlMiC LK)XINTCNFZ存器的 XTIMCLK(D18-D151ODO

20、： XTIMCLK=SYSCLOUT1 001:XTIMIMGIJCTIMING7t*3JOWTCNFJf-GUKMQDEIJOWTCNFJf-GUKMQDEIXIHTCNF2奇存轟的CLKMODE(D2)D： XCLK0UT=XT1MCLKXT1MCLK=SYSCLW.胡曲吐舉"XTlMULK10、XREAD信号检测方式：同步检测，XREAD信号在激活状态结束 前的一个XTIMCLK言号上升沿被采样；异步检测，XREADYt号在激 活状态结束前的倒数第三个 XTIMCLK言号上升沿时被采样。11、GPIQ当某个引脚被配置成数字I/O时，引脚相应的外设功能（包括中断）必须被禁止。如采

21、样窗口是 6个采样周期宽度，那么只有6 个采样数据相同时输出才会改变。 作用：这个功能可以有效地消除毛 刺脉冲对输入信号的干扰（抗干扰）。12、解释：如果采样窗口是六个采样周期宽度， 那么只有当6个采样 数据相同时输出才会改变，有效消除毛刺脉冲对输入信号的影响。输入量化时钟周期采样窗口量化输出1!量化输入1 1nLJ干扰第四章1、可屏蔽中断：这些中断可以用软件禁止或使能。不可屏蔽中断：这些中断不能被禁止。CPU各立即响应这类中断并执 行相应的中断服务子程序。所有软件的激发都属于不可屏蔽中断。2、C28x系列芯片支持32个CPU级中断向量，包括复位向量。每个向量是一个22位的地址，该地址是相应中

22、断服务程序（ISR）的入口 地址。每个向量被保存在两个地址连续的存储器单兀中（每个存储单元为16位，两个共32位）。其中，该空间的低地址保存向量的低 16位（LSBS,其高地址则以右对齐保存向量的高 6位（MSBS。3、清楚中断向量号和中断向量4、VMAP功能：向量表可以映像到程序空间的底部或顶部，这取决于 状态寄存器STI中的向量映射位VMAP如果VMA助使0,向量就映 像在以00 0000h开始的地址上，如果其值是1,向量就映像到以3FFFCOh开始的地址上。VMA位可以由SETC/NAP指令置1,由CLRCVMAP 清0。VMA啲复位值是1。5、C28x不可屏蔽中断包括：（1）软中断（I

23、NTR和TRAP指令）（2） 硬件中断nmT （3）非法指令陷阱（4）硬件复位中断（RS）6、复位操作：当复位输入信号RS产生后，CPU就会进入一个确定状 态。CPU将放弃所有当前操作，清空流水线，并且 CPU的寄存器进行复位，然后取出RESET中断向量，从而执行相应的中断服务程序寄存器位复位后的值说明DP所有OOOOhDP指向数据页PC所有3F FFC0hPC由地址00 OOOOh 或 3F FFC0h的复位中 断向量赋值SP所有0400hSP指向地址0400h7、PIE:每个组有8个中断，每个组都被反馈到CPU内核的12条中断 信号线的一条上，从而使整个PIE模块支持96个不同的中断。C2

24、8XCPU 支持17个CPU级硬件中断。非复用中断源直接反馈给 CPU &整个系统的中断分为3级：（1）外设级中断某个外设产生中断时，与该事件相关的中断标志（IF）位会在这个外设 的寄存器中置为1。如果相应的中断使能（IE）位已经置位，则外设向 PIE控制器产生一个中断请求。如果该中断在外设级使能无效，则相应的IF位会一直保持直到用软件清除它为止。如果在以后使能该中断，且中断标志仍然置位，那么 就会向PIE发出一个中断请求。外设寄存器中的中断标志必须采用软件清除。（2）PIE级中断PIE 复用了 8个外设和外部中断引脚向CPU申请中断。这些中断被划分为12个组：PIE组1PIE组12,

25、 1个组中的中 断被多路复用进入1个CPU中断。与CPL剩余的中断相连接的中断源不是多路复用的。 对于非多路 复用的中断而言，PIE直接向CPU传送中断请求。对于多路复用的中 断源，PIE块中的每个中断组都有一个相关标志位 PIEIFRx.y和使能 位PIEIERx.y。每个中断组（1NT1INT12）都有一个应答位 PIEACKx（3）CPU级中断一旦某个中断请求被送往 CPUCPU级中与INTx相关的中断标志（IFR） 位就被置位。该标志位被锁存在IFR后，CPU不会马上就去执行相应 的中断，而是等待CPU使能IER寄存器，或者使能DBGIER寄存器， 并对全局中断屏蔽位INTM进行适当的

26、使能。9、物理含义：上面第二部分刊怕：卄NTHHT1Lx-4fl4«4*CtCPU*WT114*廿«-WK0L_nZ_1*1 .，宙1押科ZEiuhlt对WTx 1from AtnplBfali or EwniJ UlirrupM.MTx.311_i IMTj忖lTM -IMTxl4IHTxf亠-IMTjl71-IHTUlEmfaleilMuttipl«x.lng H InterruplEt Using the PIE Block10、从外设到CPU的多路复用中断请求流程（1）任何PIE组里的外设和外部中断产生一个中断，加入外设中断 已被使能，那么，该中断要求就被

27、置入 PIE模块（2）PIE模块识别PIE组x内已经录入的中断y（INTx.y ），并且将 相应的PIE中断标志位锁存：PIEIFRx.y=1。（3）为了使能从 PIE到CPU的中断，必须设置相应的中断使能位（PIEIERx.y=1 ），同时所在 PIE组的PIEACK.x位必须清0。（4）如果步骤（3）中的两个条件为真，那么就在 CPU建立了一个中 断要求，相应位将再次被置位（PIEACK.x=1）。PIEACK.x位将一直 保持置位直至清除该位（表示来自该组的其他中断能够从 PIE传送至CPU。（5）CPU中断标志位置位（CPU IFRx=1）以表示一个 CPU级的未响 应中断X。（6）加

28、入 CPU中断能被使能（CPU IER bitx=1 或 DBGIER bitx=1）, 全局中断屏蔽被清除（INTM=0，那么CPI将为INTx服务。（7） CPU识别这个中断并自动存放有关信息，清除IER亿设置INTM 清除EALLOW（8）CPU从 PIE获得适当的向量。（9）对于复用中断，PIE模块使用PIEIERx和PIEIFRx寄存器中的 当前值来确定要使用的向量地址：该组中最高优先级中断的向量被取 出，并且被用作分支地址。这个中断在PIEIERx寄存器中使能，在PIEIFRx中标示为未响应的中断。在这种情况下，假如一个更高优先 级的已使能中断在步骤4之后被标示，它就会首先得到服务

29、；如果该 组中没有已经标示的中断被使能，那么PIE将响应该组中最高优先级 的中断向量，即用INTx.1作为分支地址，这种操作相当于执行28x的TRAP或 INT指令。从而PIEIFRx.y位被清除，CPU专到从PIE取 出的中断向量里去执行。11、F2812支持3个外部可屏蔽中断：XINT1, XINT2, XINT13第五章1、TMS320F281芯片内部集成诸多 片内外设，主要有：系统控制（包 括存储器、时钟、低功耗模块、看门狗、CPU定时器、GPIO和外设帧 等）、外设中断扩展（PIE）、外部接口扩展（XINTF）、引导模块（Boot ROM、时间管理器（EV）、串行通信接口 （SCI）

30、、串行外设接口 （SPI）、 eCAN总线模块、多通道缓冲串行口（ McBSP和模数转换模块（ADC 等。2、 F2812提供了两个具有相同结构和功能的事件管理器模块EVA和 EVB作用：多电机控制。每个 事件管理器模块都包含 通用定时器。 全比较/PWM单元、捕获单元及正交编码脉冲电路。EVA/EV旳分别提供8个PWMH号。3、通用定时器 功能：在控制系统中产生采样周期，为捕获单元、正 交编码电路、比较单元和 PW产生电路提供时基。（1）定时（2）产生PWM波形（3）为其他模块提供时钟4、通用计时器（16位）用于4个可屏蔽中断（上溢、下溢、定时器 比较和周期中断）的控制和中断逻辑。5、通用定

31、时器外部时钟TCLKINA/B,最大频率是CPU时钟频率的J/4。6、通用定时器作用：（1）定时（2）产生PWM波形（3）为其它模块提供时钟7、通用定时器的工作方式：（1）停止/保持模式：通用定时器的操 作停止并保持当前状态，定时器的计数器、比较输出和预定标计数器 均保持不变。（2）连续递增计数模式：通用定时器按照预定标的输 入时钟计数，当计数器的值与周期寄存器的值匹配时，在下一个输入 时钟的上升沿，通用计数器复位为 0,并开始另一个计数周期。计数 器的初值可以为0FFFFH中的任一个。（3）定向增/减计数模式 通用定时器在定标的输入时钟上升沿开始计数， 计数方向由输入引脚 TDIRA/B确定

32、：引脚为高时，递增计数，与连续增计数模式相同；弓I 脚为低时，递减计数，从初值递减直到为 0,此时若TDIRA/B引脚仍 为低，计数器将重新载入周期寄存器的值，并继续计数。（4）连续增/减计数模式。这种模式与定向增/减计数模式基本相同。区别是： 计数方向不再受引脚TDIRA/B的控制，而是在计数值达到周期寄存器 的值时或FFFFH（初值大于周期寄存器的值）时，才从增计数变为减 计数，而在计数值为0时，从减计数变为增计数。8 通用定时器的比较操作每个通用定时器都有一个相应的比较寄存器 TxCMPI和一个PWh输出 引脚TxPWlMS用定时器的值总是与相应的比较寄存器的值进行比较， 当二者相等时，

33、就产生比较匹配事件。通过将TxCON的TECMPR1 （D1 位）来使能比较操作。目的：产生PWM通用定时器可提供4个PWM输出TxPWM 非对称和对称波形发生器：在连续增/减计数模式时，产生对称波形 （计数操作开始前为0 （低电平）、保持不变直到第1次比较匹配发 生、第1次比较匹配时，切换输出为高电平、保持不变直到第 2次比 较匹配第2次比较匹配时，再次切换输出为低电平、保持不变直到周 期结束）；在连续增计数模式时，产生非对称波形（计数操作开始前 为0 （低电平）保持不变直到比较匹配发生（TxCNKTxCMPR在比 较匹配时切换输出状态为 1 （高电平有效）（TxCNT=TxCMPR直到 当

34、前计数周期结束，输出电平保持不变（TxCNT=TxPR）如果下一周 期新的比较寄存器的值不是0，则在匹配周期结束后复位为0）。PWM引脚的电平跳变：GPTCONA/寄存器中的极性选择位设置、定时 器的计数操作模式、当选择连续递增、减模式时的计数方向9、占空比公式：6、每一个事件管理器可以同时产生 8路PWM信号，包括3对由圈比 较单元产生的带有可编程死区的 PWM信号和由定时器比较器产生的2 路独立的PWMW号。7、EV有6个捕获单元。8物理意义：上升沿比另一个早1/4周期即为先导序列Quadrature Encoded Pulses and Decoded Timer Clock and D

35、irection曲1 LTLrLTLnLrLTLrLrQEP2Quadrature CLKDIR-LTLTLrF 4倍irLTLTLT方向改变QEP1 为先导序列，DIR为低，减计数；QEP2为先导序列，DIR为高， 增计数。9、SCI 口主要作用：与多种具有标准异步串口的设备进行通信；当 系统中有多个处理器同时工作时，SCI 口可作为多处理器间进行通信 协调的通道。SCI模块可以对接收到的数据进行间断、 奇偶性、溢出和帧错误检测。SCI模块的主要特点包括：数据字格式（1个起始位；1-8个可编程 数据字长度；可供选择的奇、偶或无校验模式；1-2个停止位）、发 送和接受可以通过中断或查询两种形式

36、、具有 16级发送/接受FIFO。2(T1PR -T1CMPR2T1PRT1PR-T1CMPRT1PRSCI 一般的数据发送格式为：1个起始位；1-8个数据位；1个奇、偶D =或无校验位；1-2个停止位。10、SPI主要应用于处理器与 EEPROMFIash、实时时钟、AD转换器 等外设器件之间的通信，通过SPI的主从模式也可以支持多处理器间的通信SPI接口可以接收或发送16位数据，并且接收和发送都是双缓冲。 发送和接受可同步操作。（发送功能可通过软件禁用）SPI有主/从两种工作模式，其工作模式的选择及 SPICLK信号由 MASTER/SLAV位（SPICTL.2）控制。一方面，主控制器可在

37、任何时 刻通过发送SPICLK信号来启动数据传输。另一方面，由软件决定主 控制器如何检测从控制器准备好发送数据的时间。主从控制器的连接的物理意义。SPIBRR = 3 to 127SPIBRR = 0, ltor2广 LSPCLK（5PIBRR + 1） SPI波特率=YLSPCLK11、eCAN模块具有32个完全可配置邮箱和时间标记功能，能够实现灵活、可靠的串行通信。12、eCAN模块的结构主要由CAN协议内核（CPK和消息控制器组成。 CPK有两个功能，一是根据CAN协议对CAN总线上接收到的所有消息 进行译码丙存入接收缓冲器；二是根据CAN协议吧消息发送到CAN总 线上。12、消息控制器

38、功能：消息控制器包含 三部分：存储器管理单元（CPU接口、接收控制单元额定时器管理单元）；可以存储32位消息的邮箱RAM控制和状态寄存器。消息控制器可以对 CPK收到的消息进行 判断丙决定是否为CPU保存在邮箱RAM中。消息控制根据消息的优先 级将消息发送给CPK或将CPK中的消息发送给CPU消息控制器在初 始化时，CPL根据应用程序设定消息控制器所有用到的消息标志符。 4.F2812芯片的多通道缓冲串行口（ McBSP,为DSP和系统其他设 备之间提供了 UI个直接的串行接口。 McBSP可实现与兼容的 McBSP 设备之间进行通信，此外McBSP还能同步的发送、接收8/16/32位串 行数

39、据。13、CAN协议支持4种数据帧 格式：数据、远程、错误、过载帧。14、F2812芯片的多通道缓冲串行口 McBSP为DSF和系统其他设备之 间提供了一个直接的串行接口。 McBS呵以实现与兼容的McBSP设备 之间的通信（VBAP语音频带音频处理器、AIC、多媒体数字信号编码 器/解码器）McBSP还可以同步发送、接收8/16/32位串行数据15、TMS320F28）的片内ADC是一个分辨率为12位且具有流水线结构 的模数转换器，主要用来实现外部输入的各种模拟信号到数字信号的 转换。包括两个部件：模拟转换单元（模拟多路复用器、采样/保持 电路、转换内核、电压调节器）、数字转换单元 （可编程

40、转化排序器、 转换结果寄存器、模拟电路接口、外设总线接口）。ADC吉构和特点：ADC模块有16个通道，可配置为两个独立的8通道 模块，分别服务于时间管理器 A和B。两个独立的8通道模块也可构 成一个16通道模块。ADC模块的主要结构特点：16个结果寄存器可存放 ADC的转换结果，转换结果的数字量表示为数字量=4095* （输入模拟电压值-ADCLO /3具有同步采样模式和顺序采样模式。ADCO动转换序列的触发源：S/W软件直接启动、EVA'EVB启动。第九章1、DSP最小系统原理框图时饼1电路调试接口3复位电路匚DSPs芯片匚电源电路存储器2、电源电压：内核1.8V、内设3.3Vn 2

41、简述钳位电路的丁作原理答：钳位电路起保护作用，将ADC的输入电压控制在卜3.3¥口工作原理如下二 (1 )当ADC输入3.3V时戸DQ1导通，将ADC输入拉到 -33V- (2)当ADC输入0V时，ADCVD(3.3V)DQ2导通，将ADC输入拉到0V第一章1. 请比较哈佛结构与冯诺依曼结构的不同。 冯诺依曼结构采用代码与数据统一编址， 哈佛结构是独立编址的， 代 码空间与数据空间完全分开。哈佛结构是不同于传统的冯诺依曼结构的并行体系结构， 主要特点是 将程序和数据存储在不同的存储空间中， 即程序存储器和数据存储器 是练个相互独立的存储器，每个存储器独立编址，独立访问，系统设 置了程

42、序、数据两条总线，数据吞吐率提高一倍。冯诺依曼结构是将指令、 数据、地址存储在同意存储器中， 统一编址， 依靠指令计数器提供的地址来区分是指令。 数据还是地址， 取指令和 取数据访问同一存储器，数据吞吐率低。2. TMS320F2812勺哪些特点使其更适合于控制领域应用？每秒可以执行 1.5 亿次指令，具有单周期 32位*32 位的乘和累加操 作功能，片内集成了 128K/64K*16 位勺闪速存储器， 可方便实现软件 升级，片内还集成了丰富的外围设备，18*16的SARAM标准串行通 讯接口，串行外设接口。3. 比较AT89S51单片机和DSP的不同特点，从CPU吉构，总线，晶振, 内部资源

43、，外部资源进行比较。AT89S51主要性能特点（1）4K Bytes Flash 片内的程序存储器（2）128 Bytes 的随机存取数据存储器（ 3）32 个外部双向输入 / 输出口， 5 个中断源4)2 个 16 位可编程定时器 / 计数器(5)片内振荡器和时钟电路与 MCS-51兼容( 6)全静态工作， 0Hz-33MHz( 7)三级程序存储器保密锁定，可编程串行通道( 8) 低功耗的闲置和掉电模式DSP的特点( 1) 多总线结构( 2) 流水线操作( 3)专用的硬件乘法器(4)特殊的DSP指令( 5) 多机并行运行特性( 6)快速的指令周期( 7) 低功耗( 8) 高运算速度 第二章1

44、. 请简述F2812 CPU内部各寄存器的特点和功能。( 1)累加器特点：分为独立的AH(高16位)和AL (低16位)功能：进行单周期数据传送，加法减法和来自数据存储器的宽度为32 位的比较运算( 2)结果寄存器( P、PH、PL)特点：PH (高16位)和PL(低16位)19 / 25功能：主要用于存放乘法运算的结果（3）数据页指针（DP特点：复位后地址为0x0000，寻址64K页功能：对数据存储空间进行分页，提高运算速度（4）堆栈指针（SP）特点：低16位，高16位置0,复位后地址0000 0400H功能：对数据空间的低64K进行寻址（5）程序指针（PC特点：复位地址3F FFC0H功能

45、：当流水线满时，22位PC指向流水线中到达译码2阶段的指令（6）中断寄存器（IFR、IER、DBGIER特点：IER和DBGIEF可屏蔽功能：用于控制中断2. 请分析F2812内部各模块的时钟与振荡器频率之间的关系F2812内部各模块的时钟由振荡器+PLL二CLKIN送入CPU产生SYSCLKOUT供，而内部的 eCANSCI-A/B、SPI、McBSP勺时钟为 LSPCLK（低速时钟），EV-A/D、ADC勺时钟为HSPCL（高速时钟）PLL有三种模式，因为有三种不同的系统时钟 SY SCLKOUT再设置相应寄存器，使得高速时钟低速时钟二HISPCP =0HISPCP = 0LOSPCPOL

46、OSPCPOSYSCLKOUT、SYSCLKOUT/( HISPCP* 2)SYSCLKOUT$YSCLKOUT/(LOSPCP* 2)3. 在30.000MHz的晶振频率下，如何设置相关寄存器使定时器定时1ms令 XF.PLLDIS =1, 在 PLLCR 寄存器 中写入 10 ,SYSCLKOUT-XCLKIN * n2= 30*10MHz=15OMHz2fTINTI3吋Hz=10HzfTINT1(TDDR 1)(PRD 1)即 103=150*106*-(TDDR +1)(PRD+1)令 TDDR+1 = 150 PRD+1 = 1000得 TDDR=149 PRD=999设置 TDDR

47、H:TDDR=149 PRDH:PRD=9994. 假设OSCCL为12.000MHz WDC的位 WDPS2:0 ）设置为2,请问最长需要多少时间进行“喂狗”操作？喂狗周期OSCCLK512/WDPS(2：)/WDCNTR(7：)12MHz/512/2/256 21.8mS第三章1. 请分析通过GPIO有几种方法向外输出数字量 0或1设置GPxDAT.bit引脚输出数字量GPxDAT0：o11GPxSET1r 1GPxCLEAR10第四章1.请画图说明中断向量、中断向量表、中断向量号、中断服务程序入口地址、中断向量地址在存储空间的关系。1. 简述在连续递增计数模式下，产生不对称PWM波形的工

48、作原理，写 出占空比表达式。当通用定时器工作在连续递增模式（模式2），可以产生非对称PWM波形，计数操作开始前为0 （低电平），保持不变直到比较匹配发生（TxCNTvTxCMPR在比较比配时切换输出状态为 1 （高电平有效）（TxCNT=TxCMPR直到当前计数周期结束（发生周期匹配），输出 电平保持不变（TxCNT=TxRR，如果下一个周期新的比较寄存器的值 不是0，则在匹配周期结束后复位为 0占空比 _ （TiPR 1） -TiCMPR工-£PR+12. 简述在增/减计数模式下，产生对称 PWM波形的工作原理，写出占 空比表达式。当通用定时器工作在连续递增/减计数模式（模式4），

49、可以产生对 称PWM波形，波形发生器的输出由以下情况确定 （假设PWM输出为高 电平有效），计数操作开始前为0 （低电平），保持不变直到第1次 比较匹配发生，第1次比较匹配时，切换输出位高电平，保持不变直 到第2次比较匹配发生，第2次比较匹配时，再次切换输出为低电平 占空比 _ 2（TPR-TQMPR） _T1PR-TCMPR工2T1PRT1PR3. 简述使用 PIE 控制器的复用中断的工作过程。（1）外设级中断。 某个外设产生中断时， 与该事件相关的中断标志位 （IF ）会在这个外设的寄存器中置 1，如果相应的中断使能位（ IE ） 置位，则外设向 PIE 控制器产生一个中断请求， 如果该中断在外设级 使能无效，则相应的 IF 位会一直保持，直到采用软件清除它为止， 如果在以后使能该中断， 且中断标志位仍然置位， 那么就会向 PIE 发 送一个请求，