2020年电气工程专业毕业论文开题报告范本

1、电气工程专业毕业论文开题报告范本开题报告包含的论文提纲可以是粗线条的，是一个研究构想的基本框架，下面是搜集的电气工程专业毕业论文开题报告范本，供大家阅读查看。题目：基于 FPGA的数字直流电压表的设计1. 结合毕业设计 ( 论文 ) 课题情况，根据所查阅的文献资料，每人撰写 2000 字左右的文献综述：文献综述随着电子技术的发展， 当前数字电子系统的设计正朝着速度快、容量大、体积小、 重量轻的方向发展。推动该潮流发展的引擎就是日趋进步和完善的 ASIC设计技术 1 。而数字电压表作为数字电子系统的核心与基础，其设计与开发，已经有多种的类型和款式。其中以单片机为基础的数字电压表设计和可编程逻辑器

2、件为基础的数字电压表设计为典型， 这两种类型的数字电压表各有特点， 但是都是要经过AD数模转换器将模拟信号转换成数字信号直接显示在LED上2 。一、方案比较基于单片机的数字电压表的实现，依靠的是硬件电路，并通过软件程序的控制，最后对输入模拟信号进行 AD转换，数据处理，驱动数码管显示被测电压。 它的设计包括硬件电路的设计、 软件设计两个部分，主要依靠软件来实现功能 3 。单片机又称单片微控制器 , 它不是完成某一个逻辑功能的芯片 , 而是把一个计算机系统集成到一个芯片上。概括的讲：一块芯片就成了一台计算机。它的体积小、质量轻、价格便宜、 受到了很大的欢迎，可它的不足之处就在于设计繁琐，资源利用

3、率不高，集成化程度不够高等的方面4 。基于可编程逻辑器件的数字电压表整个系统可分为三大部分：AD控制模块， BCD码转换模块以及扫描显示模块。其测量精度高、灵活性和可扩展性好 5 。可编程逻辑器件主要包括FPGA和 CPLD。FPGA(FieldProgrammableGateArray ，现场可编程门阵列 ) 基本结构包括可编程的 CLB(ConfigurableLogicBlock，可配置逻辑块 ) 阵列组成、可编程的 I O模块与负责 CLB之间传输信号的可编程连接点。CPLD(ComplexProgrammableLogicDevice，复杂可编程逻辑器件 ) 包括逻辑阵列块、 I O

4、控制块、可编程连接阵列。 FPGA与 CPLD虽然结构截然不同，但都可以用于复杂的逻辑电路， 可使用相同的工具和硬件描述语言 ( 如 VHDL，VerilogHDL 等) 开发设计 6 。但是，两者仍有些不同之处，例如两者的内部布线方式不同。 FPGA属于“分段式布线”，布线距离较远，经由垂直信道与水平信道的可编程交叉接点构成接点网，逻辑使用率高，但会使内部延迟时间不固定。 CPLD属于“连续式布线”，使用 PIA 连接阵列以编程逻辑块之间的连接，延迟时间固定。在设计中， FPGA比 CPLD更有灵活性， CPLD的设计是修改内部固定连接电路的逻辑功能，设计对象是“逻辑块”，而 FPGA则是改

5、变内部连接的布线，设计对象是“逻辑门”。因为流程的不同，通常FPGA的集成度较高，具有更复杂的布线结构。两者之间主要的区别在于以下方面：时间延滞方面： FPGA无法预先预测，依设计不同而有所不同;CPLD速度较快，整个芯片的时间延迟可以预先决定。密集度方面： FPGA较 CPLD高。功耗方面： FPGA的每个逻辑门较 CPLD平均功率消耗低FPGA可重复编程逻辑块，而 CPLD不能。正是由于可编程逻辑器件 FPGA和 CPLD之间的区别之处，才造成基于 FPGA的数字电压表比基于 CPLD的数字电压表更具优势， 更有利于数字电压表向小型化、高密度、低损耗的方向发展 7 。基于 FPGA的数字直

6、流电压表应用 VHDL语言设计实现数字电压表功能 8 。VHDL是硬件描述语言的一种， 是 IEEE 公布的工业标准，对同一事物可以有多种描述方法， 对于数字集成电路而言， 常见的方法有图形描述和语言描述 2 种。而硬件描述语言具有抽象层次高、 更为简洁的优点，更适合于描述大型电路。为此需要介绍下 VHDL语言的某些特殊之处。(1) 、设计技术齐全、方法灵活、支持广泛 9VHDL语言可以支持自上至下 (TopDown)和基于库的设计方法，而且还支持同步电路、异步电路、FPGA以及其他随机电路的设计。其范围之广是其他HDL语言所不能比拟的。(2) 、系统硬件描述能力强如前所述， VHDL语言具有

7、多层次描述系统硬件功能的能力，可以从系统的数学模型直到门级电路。另外，高层次的行为描述可以与低层次 RTL描述和结构描述混合使用。 在 VHDL语言中 , 设计的原始描述可以非常简练 , 经过层层加强后 , 最终可成为直接付诸生产的电路或版图参数描述。(3) 、支持大规模设计的分解和已有设计的再利用支持大规模设计的分解和已有设计的再利用。一个大规模的设计不可能由一个人独立完成，必须由多人共同承担，VHDL为设计的分解和设计的再利用提供了有力的支持。另外， VHDL语言还具有良好的可读性，即容易被计算机接受，也容易被读者理解。使用期长，不会因工艺变化而使描述过时。因为VHDL的硬件描述与工艺无关

8、，当工艺改变时，只需修改相应程序中的属性参数即可 10 。二、本课题的意义、应用前景等随着信息技术获得了突飞猛进的发展，信息技术渗透了我们生活的几乎全部领域， 改变着人类的生存状态和思维模式。而我们的课题所涉及的电子设计自动化(EDA)技术就是在这种时代背景下产生的，并影响巨大。 FPGA是新型的可编程逻辑器件，与传统ASIC相比，具有设计开发周期短、设计制造成本低、开发工具先进等优点，特别适合于产品的样品开发和小批量生产。传统的数字电压表多以单片机为控制核心，芯片集成度不高，系统连线复杂，难以小型化，尤其在产品需求发生变化时，不得不重新布版、调试，增加了投资风险和成本。而采用 FPGA进行产

9、品开发，可以灵活地进行模块配置，大大缩短了开发周期，也有利于数字电压表向小型化、集成化的方向发展。参考文献：1. 潘松黄继业 EDA技术教程【 M】科学出版社 xx.42. 侯伯亨，顾新 .VHDL硬件描述语言与数字逻辑电路设计 . 西安电子科技大学出版社， 19993. 王守华基于 PC的数字电压表设计今日电子 xx.84. 黄 亮基于 HT46R51单片机的数字电压表设计常州工学院理学院 xx.105. 吕思忠，施齐云 . 数字电路实验与课程设计 . 哈尔滨工程大学出版社， xx6. 付永庆 .VHDL语言及其应用 . 高等教育出版社， xx.57. 刘明业，将敬旗，刁岚松等译 . 硬件描

10、述语言 Verilog. 清华大学出版社， xx8. 边继年 . 用 VHDL设计电子电路 . 清华大学出版社， 2000tion ，199710. 符兴昌基于 VHDL语言在电路设计钟的优化探讨西南民族大学学报 xx.72. 本课题要研究或解决的问题和拟采用的研究手段 ( 途径 ) ：一、研究的目标和内容本课题主要研究数字电压表的一般设计原理, 并结合新型的可编程逻辑器件 (FPGA)设计了一种方便、 实用的数字电压表。 设计中所要求设计的数字电压表主要指标有：位数： 4 位半。分辨率：小于 10 微伏。测量误差： U=(0.1%Um+1字)二、研究方法、技术路线及实验方案(1) 、硬件电路设计以 EP1K30TC14435 为核心器件，并配液晶、键盘等借口电路设计出数字直流电压表的硬件电路。(2) 、软核设计采用 VHDL语言设计数字直流电压表的 “软核”，并完成“软核”的调试和仿真。(3) 、FPGA功能模块设计智能数字电压表的控制核心 FPGA的三个功能模块皆用 VHDL语言编程实现，下面主要介绍 FPGA的三个功能模块的设计。(4) 、显示控制及驱动模块电压值的显示可由 LCD实现 6 。(5) 、系统设计和逻辑仿真