串行输入并行输出_第1页
串行输入并行输出_第2页
串行输入并行输出_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、2.4.2 串行出入并行输出寄存器实验1.步骤：（1）新建工程SHIFT8（2）新建VHDL文件SHIFT.vhd，编写程序如下：-串行输入并行输出寄存器:SHIFT8.VHDLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.all;ENTITY Shift8 IS PORT( DI ,CLK : IN STD_LOGIC; DOUT : OUT STD_LOGIC_VECTOR(7 DOWNTO 0);END ENTITY Shift8;ARCHITECTURE BEHA OF SHIFT8 IS SIGNAL TMP : STD_LOGIC_VECTOR(7 DOW

2、NTO 0); BEGIN PROCESS(CLK) BEGIN IF(CLK'EVENT AND CLK='1') THEN TMP(7)<=DI; FOR I IN 1 TO 7 LOOP TMP(7-I)<=TMP(8-I); END LOOP; END IF; END PROCESS; DOUT<=TMP;END ARCHITECTURE BEHA;（3）保存后编译；（4）新建波形图SHIFT8.vwf，编辑输入波形；（5）进行功能仿真；（6）进行时序仿真；（7）资源分配；（8）编译后，生成可以配置到CPLD的POF文件。2.功能仿真结果及分析：输入：DI为串行输入信号输出：DOUT7：0为并行输出信号控制：CLK为时钟信号（1） 功能仿真 波形分析 ：DI串行输入“01010101” DOUT0：7并行输出“01010101” 因此，该设计能够实现串行输出并行输出的功能。（2）时序仿真

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论