LVDS电路的仿真与设计

1、引言：随着电子设计技术的不断进步，要求更高速率信号的互连。在传统并行同步数字信号的数位和速率将要达到极限的情况下，设计师转向从高速串行信号寻找出路。HyperTansport(byAM。,Infiniband(byIntel),PCI-Express(byIntel)等第三代I/O总线标准(3GI/O)不约而同地将低压差分信号(LVDS作为下一代高速信号电平标准。本文将从LVDS信号仿真、设计，测试等多方面探讨合适的LVDS言号的实现。关键词：LVDS阻抗控制,端接匹配LVDS(LowVoltageDifferentialSignal)低压差分信号，最早由美国国家半导体公司(NationalS

2、emiconductor)提出的一种高速串行信号传输电平，由于它传输速度快，功耗低，抗干扰能力强，传输距离远，易于匹配等优点，迅速得到诸多芯片制造厂商和应用商的青睐，并通过TIA/EIA(TelecommunicationIndustryAssociation/ElectronicIndustriesAssociation)的确认，成为该组织的标准(ANSI/TIA/EIA-644standard)。LVDS信号被广泛应用于计算机、通信以及消费电子领域,并被以PCI-Express为代表的第三代I/O标准中采用。传输线阻抗设计LVDS言号的电压才g幅只有350MV为电流驱动的差分信号方式工作，

3、最长的传输距离可以达到10米以上。为了确保信号在传输线当中传播时，不受反射信号的影响，LVDS信号要求传输线阻抗受控，其中单线阻抗为50ohms,差分阻抗100ohmso在实际应用当中，利用一些高速电路仿真分析工具，通过合理的设置层叠厚度和介质参数，调整走线的线宽和线间距，计算出单线和差分阻抗结果，来达到阻抗控制的目的。如下图，使用Mentor公司的ePlanner工具设计差分信号的布线规则，计算出单线和差分阻抗例如通过如下的层叠和布线参数设计，得到单线阻抗为58.8差分阻抗为：102ak.miirrEILrweVIKtiqiheDldfetrirCcnrilurtDTV14th-Tr-MlS

4、ijE-rmilk(m,iirifr)JLncfl.rjkfthFn»1HI'D/bu.rw2C磔G口jDJCObffi4ItQLaUJAj-13StEk4H£0Ll:u1L«QQn鼻噂K07。qipk7s型.一9IdJ21977INSULATORaDau算师07血行瓯Ad色RICQHlE*I_0BorrowRMUICOFFER0J5Q1J3;卜尸匹工J1、.，工工koFJ-Para1<tjc/由1-Xgw*一W0tnxl.酶堂0席黑_1口口回国：者与|工修|*lIv：|1士CoaiujCKfi:£rtuer5*130*iMUt忸ciaSc

5、ki1eiU#lLij'11Clj髓“岫般RuaEl-tLi|;i/Jiri：I-LU-)iluI-uI:：hajtLJjr.'J-.iI14.awSiflVS>fr73bp/.Xi.dEtwbt'iTrh，fmja&i：21dl九kliLkgHlhLula2上_/1:用卜RaHflllEfh1(L心口1U1(<!OfiCCt6atafcK3L«E1MMELCdeeI-eajhzau=j=1!>29JHjCiJIf14时"门方加afrc«|Bh/u!i|iIf4/in|i口修同iim*(v/*Ji例J至IM*111

6、A.24O1.01f注14-士待-iti.iti>u.»才/小上盘；ci.Jin22/二制?.054».43-»Irfirj-jr,-irr*匚二T?T75fnrra":lqf«>E盥的CW«M；0muet1,由就ter的JiLCdcjSucwxi2imu-e2Cdea±uc1.oxIZrACMJ.2±dU-L3OX唐特,，亡pcmit11llsUJiiMSMI.Fili31111CijjH.Ed3M5andxRmxe21-=3jr-h/ii±i|jjf.i'tiijinlrk>

7、|liv/|；L|xLF/±tJR工,才B心廿内卜ku包EE77d1-JiAl.!l.rihxl»V*Lw廿/仃"可给g-”J卜川，bswri”印工P1”WfL'LF力拶数进於L：.；丸行乳任累囤卬£C«afHJj!：4-3QSITttK-B口：(TBH<"g学"T4E3N士L.4-MiHMrjHlpi330-jLhi叫myW里t鹏'AfrN丁41州PCB层叠参数设置和阻抗计算结果但是在很多时候，同时满足单线阻抗和差分阻抗是比较困难的。一方面，线宽(Width)和线间距(Separation)的调整范围

8、会受到物理设计空间的限制，例如在BGA或直列型边缘连接器内的布线和线宽受焊盘尺寸和间距的限制；另一方面，W口S的改变都会影响到单线和差分阻抗的结果。因此，在一定的层叠条件下，了解W口S与阻抗之间的关系，对设计师设定差分布线规则就十分有意义了。利用Mentor公司的HyperLynx软件，可以很方便的计算L即由口TLNTOPGN口B口fTOMInntr5ignal2出达到预定阻抗值的线宽和线间距关系。L粗er.n-Width."vs=S&<iittioilGraphforBiffgrikti&lZD使用HyperLynx,设定层会介质条件，达到目标阻抗的线宽/线间

9、距关系这里的曲线表示在当前层叠和介质条件下，达到100ohms差分阻抗的线宽和线间距之间关系。通过这个曲线，我们可以迅速判断满足阻抗控制要求达到的物理规则。如果条件不能满足，则可以迅速改变层叠和介质参数，寻找新的结合点。端接匹配(Termination)LVDSf言号的拓扑可以是点到点单向，点到点双向或总线型(multidrop)。无论哪种应用，都需要在接收端进行端接匹配。匹配值一般等于差分组抗，为100ohmso匹配电阻在这里主要起到吸收负载反射信号的作用，因此要求放置的距离接收器端尽量靠近。很多器件将100ohms匹配做到片内，在设计时可以选择使用片内的匹配电阻，从而简化设计和PCBlay

10、out工作。但是这个片内的匹配电阻，并不在用于仿真的旧IS模型中反映出来。因此在前仿真当中，需要添加这样一个匹配电阻；在后仿真时要使用what-if分析，在接收端使用虚拟匹配。否则，LVDS信号会因为没有终端匹配，产生差模干扰，影响仿真结果。以下是使用Mentor公司的ePlanner仿真没有终端匹配和添加了终端匹配的LVDS言号波形。1. ePlanner仿真点到点单向无匹配LVDS信号，信号频率为777MHz.一区木&E*不0V4gg>+>，>白£>。9SflL仪仗axflButil口Q亡日XaTV+b©/ADniiRQQ9!"

11、二：IK®,Gq:、八一I1m0£二广，$二!仿其参数设置i!*l*l.-eial景阴口：口二1巳当号一EnSWI7,5科网：TS<T“rh»i睥,mI”“.,J支RwLWRWa干姆LVBS百V4ilL*rt2. ePlanner仿真点到点单向匹配LVDS言号，信号频率为777MHz.qisisl±1*1彷其波形¥JiiL*r£卜力ringtrbitiE/+i-,-M-li<r-白口=。*TA>+*>F骁锵0-0口16TvtflLu珂H匹配了的LVDE信号信真波班接收端的差幺信号摆幅为大于+-物。mV,符合LV

12、LS的视范.D39曰工地1.LGQUI,t£：%>.0差分信号布线一般来说，按照阻抗设计规则进行差分信号布线，就可以确保LVDS言号质量。在实际布线当中，LVDS差分信号布线应遵循以下几点：1 .差分对应该尽可能地短、走直线、减少布线中的过孔数，差分对内的信号线间距必须保持一致；避免差分对布线太长，出现太多的拐弯。2 .差分对与差分对之间应该保证10倍以上的差分对间距，减少线间串扰。必要时，在差分对之间放置隔离用的接地过孔。3 .LVDS差分信号信号不可以跨平面分割。尽管两根差分信号互为回流路径，跨分割不会割断信号的回流，但是跨分割部分的传输线会因为缺少参考平面而导致阻抗的不连

13、续。4 .尽量避免使用层间差分在PCB板的实际加工过程中,由于层叠之间的层压对准精度大大低于同层蚀刻精度，以及层压过程中的介质流失，层间差分信号不能保证差分线之间间距等于介质厚度，因此会造成层间差分对的差分阻抗变化。因此建议尽量使用同层内的差分。5 .在阻抗设计时，尽量设计成紧耦合方式（即差分对线间距小于或等于线宽），差分对与差分对之间。1.M1sC=仁IHlP以上为不合理的差分布线，其中：差分对拐弯太多；差分对之间间距太近；差分对跨分割；使用层间差分。接插件的选择LVDS设计当中应该选用适合差分信号的高速接插件,一方面，接插件的特征参数能够与LVDS信号阻抗匹配，通过接插件的信号畸变很小；另

14、一方面，能够提供足够的布线空间,设计PCB走线宽度和间距。例如AM吆司的Z-PACKHS3系列接插件，在电气性能方面，比较适合高速LVDS信号互连。乙PACKHS32.5mmConnectors;川口；川七:PerformanceSpecificationsR|g|L(nH)C|pF>Tp/pMMin.125311J3t02Max.3014%S.03274Mean211D083.531的ElectricalCharKievtelics:Nomin前fte汕3俄621打：,”ImpedanceIr，7-PACKHS3ConnectorPerfwmancea工4Gbps*”二过一卜”仁5.一

15、团工七1LFACKCamrdorF'eitorinflflCe品2,*GtflSnuHrtad知l*h七*PIImtifm«.air,ilitmqmBwmi-urnhb-vol：.*IjiI'wcnnK2tibmpu:f>ii霍HExn«?iGbps,6cl口弓ifrigid)Uva:、汨,甲闻丹(ri3yy(rriwh(v/othioutjt.-l>oic.twoZ-PACKHS3connectors,anda12mS.SOOhmstrjpi%tracethatir-Iff'IrinFR4:Jtfter=Q11UIOpening=733

16、mV1PACKH53CXMMtEDrDrw/Litlt口8V/0.15GnsTrRfisptyiuvunni5Ops闻geFhNwortli叫Art'tfflfinic<|SupjfflflffiXpfVKebmiCOSiDnsUftirt|*wwjmpCOim'【MSM-gEil*imtcnhekEKt|ANIF公司Z-p1CkHS3系列高速接插件电气特性AMP公司Z-packHS3系列高速接插件电气特性在高速接插件内布线建议为以下方式，也使线宽和线间距的可调整空间较大。LVDS系统级设计其他建议1 .布线A）设置合适的PCB层叠结构，确保其他电平信号与LVDS言号的隔

17、离。可能的话将高速的TTL/CMO湾信号与LVDS布线在不同的信号层上，并且用电源和地层隔离开来。B）差分信号对布线应该尽可能短、信号离开LVDS器件管脚之后应该尽可能靠近布线、信号线之间的间距应该保持一致。C）差分信号对布线的长度应该保持一致。D）高速差分信号对上最多使用一对过孔。E）采用45度拐弯，不能使用90度拐弯。2 .匹配A）终端匹配对LVDS器件来说主要是指差分阻抗的匹配。B）在接收端的差分信号之间匹配一个100左右的电阻。C）如果采用外接匹配的话，最好采用表贴无引线的厚膜电阻，封装形式为0603和0805。D）匹配电阻应该尽可能地靠近接收器。3 .芯片的去耦和旁路A）关于芯片的去

18、耦或者旁路，主要参看具体使用的元器件厂商的建议。B）每一个平面层之间都应该提供大容量的电容器来实现，通常采用10uF35V的锂电容。锂电容的额定点压不应低于5倍VCCC）VCC引脚应该用0.1uF、0.01uF、和0.001uF的云母电容或者陶瓷电容或者聚苯乙烯电容，封装形式为0805的表面贴装的片电容，该电容应该尽可能地靠近VCC弓I脚。4 .LVDS测试电缆电缆可以实现LVDS言号在电路板之间或者系统之间的传递。然而由于LVDS特殊的阻抗匹配要求和极低的时序偏置要求。因而传统的电缆不能用于LVDS设计。A）电缆必须满足LVDS阻抗匹配的要求。B）电缆应该具有非常低的时序误差。C）电缆对应该严格均衡。D）尼龙电缆可以用在低速和短距离的LVDS应用中。E）对