硬件单板详细设计文档模板

1、硬件单板详细设计文档模板 单板硬件详细设计报告 目 录1 概述 . 61.1 背景 . 61.2 单板功能描述 . 61.3 单板运行环境说明 . 61.4 重要性能指标 . 61.5 单板功耗 . 61.6 必要的预备知识(可选) . 72 关键器件 . 73 单板各单元详细说明 . 73.1 单板功能单元划分和业务描述 . 73.2 单元详细描述 . 73.2.1 单元1 . 73.2.2 单元2 . 83.3 单元间配合描述 . 93.3.1 总线设计 . 93.3.2 时钟分配 . 93.3.3 单板上电、复位设计 . 103.3.4 各单元间的时序关系 . 103.3.5 单板整体可

2、测试性设计 . 113.3.6 软件加载方式说明 . 113.3.7 基本逻辑和大规模逻辑加载方式说明 . 114 硬件对外接口 . 114.1 板际接口 . 114.2 系统接口 . 124.3 软件接口 . 124.4 大规模逻辑接口 . 124.5 调测接口 . 134.6 用户接口 . 135 单板可靠性综合设计说明. 135.1 单板可靠性指标 . 135.2 单板故障管理设计 . 145.2.1 主要故障模式和改进措施. 145.2.2 故障定位率计算 . 155.2.3 冗余单元倒换成功率计算. 155.2.4 冗余单板倒换流程 . 156 单板可维护性设计说明 . 157 单板

3、信号完整性设计说明. 157.1 关键器件及相关信息 . 167.2 关键信号时序要求 . 167.3 信号串扰、毛刺、过冲的限制范围和保障措施： . 167.4 其他重要信号及相关处理方案 . 167.5 物理实现关键技术分析 . 178 单板电源设计说明 . 178.1 单板供电原理框图 . 178.2 单板电源各功能模块详细设计 . 179 器件应用可靠性设计说明. 189.1 单板器件可靠应用分析结论 . 189.2 器件工程可靠性需求符合度分析 . 199.2.1 器件质量可靠性要求 . 199.2.2 机械应力 . 199.2.3 可加工性 . 199.2.4 电应力 . 199.

4、2.5 环境应力 . 209.2.6 温度应力 . 209.2.7 寿命及可维护性 . 209.3 固有失效率较高器件改进对策 . 209.4 上、下电过程分析 . 219.4.1 上下电浪涌 . 219.4.2 器件的上下电要求 . 219.5 器件可靠应用薄弱点分析 . 219.6 器件离散及最坏情况分析 . 2210 单板热设计说明 . 2211 EMC、ESD、防护及安规设计说明 . 2311.1 单板电源、地的分配图 . 2311.2 关键器件和关键信号的EMC设计 . 2411.3 防护设计 . 2411.4 安规设计 . 2411.4.1 安规器件清单 . 2411.4.2 安规

5、实现方案说明 . 2512 单板工艺设计说明 . 2512.1 PCB工艺设计 . 2512.2 工艺路线设计 . 2512.3 工艺互连可靠性分析 . 2512.4 元器件工艺解决方案 . 2612.5 单板工艺结构设计 . 2612.6 新工艺详细设计方案 . 2613 单板结构设计说明 . 2613.1 拉手条或机箱结构 . 2613.2 指示灯、面板开关 . 2713.3 紧固件 . 2713.4 特殊器件结构配套设计 . 2714 其他 . 2715 附件 . 2815.1 安规器件清单 . 2815.2 FMEA分析结果 . 28表目录表1表2表3表4表5表6表7表8表9表10表1

6、1 性能指标描述表 . 6 本单板与其他单板的接口信号表 . 11 单板可靠性指标评估表 . 13 器件级FMEA分析重点问题汇总表 . 14 关键器件及相关信息 . 16 关键信号时序要求 . 16 器件可靠性应用隐患分析表 . 18 器件性能离散情况分析表 . 22 单板器件热设计分析表 . 23 安规器件清单 . 24 安规器件汇总表 . 28图目录图1图2图3图4图5图6图7图8图9XXX . 8 XXX . 8 总线分配示意图 . 9 时钟分配示意图 . 10 复位逻辑示意图 . 10 XX时序关系图 . 11 XX接口时序图 . 12 单板供电架构框图 . 17 单板电源、地分配图

7、 . 23如果没有表目录，则定稿后删除表目录及相关内容； 如果没有图目录，则定稿后删除图目录及相关内容。定稿后，请注意刷新目录。 单板硬件详细设计报告关键词：<能够体现文档描述要：缩略语清单：<对 11.1 概述 背景1） 该文档对应的单板硬件正式名称和版本号； 2） 简要说明单板在系统中的位置、作用、采用的标准。 1.2 单板功能描述<在本节中简述单板功能，性能指标描述表1.5 单板功耗<可以在原理图基本完成后，再根据器件参数、数量来计算单板的功耗。如果计算的功耗大于系统分配给本板的电源功率，则需要与系统工程师协调商议解决方案。&

8、;gt; 1.6 必要的预备知识(可选)<为可选项，仅用于介绍较生僻的特殊技术。> 2 关键器件<这部分由硬件开发人员负责，采购工程师协助完成。对单板中的关键器件详细说明其软硬件特性并分析优缺点，如果曾经有多个可选对象，应说明目前选择该器件的原因和不选其他可能性的原因。如果单板总体方案中说明已经充分，本节可以不写，或稍作补充。> 33.1 单板各单元详细说明 单板功能单元划分和业务描述<从系统的角度阐述单板的逻辑实现，提供单板的逻辑框图，划分功能单元，对其中的各单元的功能进行简要说明。本节可以摘要性地引用或简述单板总体方案中

9、的内容；在这里先划分单元，阐述单元之间的关系，再按单元分章节，在单元章节中分别描述各单元的功能、接口、数据结构和可编程器件。需要说明硬件与逻辑、软件的配合分工关系，如何支撑业务功能；本节主要描述各单元内部的详细结构和相互之间的接口。如果没有单板总体设计方案，则本部分应详细描述单元划分情况。> 3.2 单元详细描述<电路单元如果是公司规范且有详细文档，可以直接引用（说明单元电路的参考资料名称），并说明调整细节（与参考电路不同的部分）。>3.2.1 单元11. 单元1功能描述<详细描述本单元的功能，给出本单元的功能框图。(图号已在单元样式中，

10、必须放在附图的下面，紧跟着附图，内容描述写：如图1所示，）> 图1 XXX 2. 单元1与其他单元的接口<详细说明本单元对其他单元接口每个/组信号的详细定义，包括时序说明。> 3. 单元1的实现方式<详细说明本单元的实现方法，包括使用的芯片、主要电路分析和解释。如果本单元使用了可编程器件，此处应提供可编程器件的外部管脚图（含说明）、内部逻辑框图（含说明）。对于CPU单元，需要说明存储器的地址分配。对于有性能指标要求的，应说明性能指标实现方法和依据，包括仿真，试验板的测试数据等。需要说明硬件与逻辑、软件的配合分工关系，如何支撑业务功能；&a

11、mp;gt; 4. 单元1可测试性设计<从以下几方面说明单元是否符合可测性设计要求：单元提供哪些自诊断、自测试功能，实际的硬件实现方式、需要哪些软件的支持。请说明单元JTAG链连接方式，接口定义。单元内其他针对可测性需求的硬件设计。> 3.2.2 单元21. 单元2功能描述<详细描述本单元的功能，给出本单元的功能框图。(图号已在单元样式中，必须放在附图的下面，紧跟着附图，内容描述写：如图1所示，）> 图2 XXX 2. 单元2与其他单元的接口<详细说明本单元对其他单元接口每个/组信号的详细定义，包括时序说明。>

12、 3. 单元2的实现方式<详细说明本单元的实现方法，包括使用的芯片、主要电路分析和解释。如果本单元使用了可编程器件，此处应提供可编程器件的外部管脚图（含说明）、内部逻辑框图（含说明）。对于CPU单元，需要说明存储器的地址分配。 对于有性能指标要求的，应说明性能指标实现方法和依据，包括仿真，试验板的测试数据等。需要说明硬件与逻辑、软件的配合分工关系，如何支撑业务功能；> 4. 单元2可测试性设计<从以下几方面说明单元是否符合可测性设计要求：单元提供哪些自诊断、自测试功能，实际的硬件实现方式、需要哪些软件的支持。请说明单元JTAG链连接方式，接口定义。单元

13、内其他针对可测性需求的硬件设计。> 3.33.3.1 单元间配合描述 总线设计<详细说明采用什么总线，什么工作方式，下挂什么单元。需要给出图示和文字解释。> 图3 总线分配示意图 3.3.2 时钟分配<详细说明有什么时钟源，提供给什么单元，时钟之间关系如何。 对于输出时钟要增加时钟指标设计、对于输入时钟要写清楚始终要求及裕量设计。需要给出图示和文字解释。 > 图4 时钟分配示意图 3.3.3 单板上电、复位设计<详细说明单元间复位顺序、Watchdog设计、复位单元加载顺序。 如果提供局部及全局分级复位请说明其

14、层次关系。 需要给出图示和文字解释。给出单板复位、断电重启的流程图。 并粗略估计各流程所需的时间。需要结合故障管理方案，考虑在故障情况下的复位重启要求><复位重启时间指系统从运行状态，经历系统复位，重新恢复进入正常运行态的时间。复位类型通常包括：软件复位、硬件复位。主要考虑单板的软、硬件复位。复位一般包括基本的底层启动、自检、配置等。通常复位时间应在5min内。断电重启时间 指系统从运行状态，经历断电/通电，重新恢复进入正常运行态的时间。应考虑系统断电和单板断电重启，重启一般包括：基本的底层启动、自检、配置；系统通常重启时间在0.5小时之内。单板通常重启时间在10m

15、in之内。> 图5 复位逻辑示意图 3.3.4 各单元间的时序关系<说明各单元的信号经过哪些逻辑的处理，符合什么样的时序关系，再输出到另一个单元。需要说明主要时序关系，尤其是需要说明重要信号、高速信号的时序容限是否能保证充分的可靠性；一般情况下，经过可编程逻辑器件处理的信号、经过不同路径处理但又有时序配套关系的信号、经过背板连接的信号，都需要作时序容限分析。逻辑器件外部接口信号的时序及简单逻辑内部的时序，也应该在对不同类型芯片、不同类型信号的时序容限要求和保障措施：注意考虑高速信号CAD/SI与逻辑时序设计的配套关系。一般建议至少保证器件手册的要求，并注意考虑在极限

16、环境条件下（高温或严寒），器件的参数变化造成时序变化、器件参数的离散性，以及布线时延与逻辑内部时延叠加后，也能满足器件手册规定的时序容限。并注意器件替代型号和不同批次间的差异容限。> 图6 XX时序关系图 3.3.5 单板整体可测试性设计<对于需要由各单元配合实现的可测试性设计，从以下几方面说明单板是否符合可测性设计要求：单板提供哪些自诊断、自测试功能，实际的硬件实现方式、需要哪些软件的支持。 请说明单板JTAG链连接方式，接口定义。单板上其他针对可测性需求的硬件设计。> 3.3.6 软件加载方式说明3.3.7 基本逻辑和大规模逻辑加载方式说明44.1

17、 硬件对外接口 板际接口<以表格形式列出单板与母板插座信号的位置和定义，并详细说明单板对其他单板接口，包括每一个/组信号与哪块单板相连，输入/输出关系。以波形图的形式说明每组接口的时序，如果接口是标准接口（或其子集），如PCI，只需给出必要的说明。接口信号仅仅给出定义是不够的，表格形式可以使读者很快找到信号的准确位置。>表2 本单板与其他单板的接口信号表 图7 XX接口时序图 4.2 系统接口<单板与本系统外设备的接口。 对于需要通过电缆或光纤连接的接口部分请注明，并同时给出对连接电缆性能指标的要求； > 4.3 软件接口<

18、在单板总体设计方案的基础上，对单板软硬件接口部分进行进一步的补充设计描述。单板软硬件接口描述主要从以下几个方面入手：1. 单板片选信号分配及说明；2. 中断信号分配及说明；3. 通信端口分配及说明；4. 寄存器分配及说明；5. 关键器件操作说明；其中1、2、3三部分在单板总体设计阶段基本完成，可注明参见。单板硬件详细设计阶段主要是对4、5两部分进行详细描述，关键是要说明具体的操作参数。> 4.4 大规模逻辑接口<说明单板硬件各单元与大规模逻辑的接口定义、处理信息类型、配套控制方式、接口时序等。> 4.5 调测接口<详细说明单板上所有调试用

19、接口，包括调试专用指示灯、跳线、拨码开关、电源保险丝、ISP接口、软件测试接口、硬件测试点等。> 4.6 用户接口<详细说明单板的面板上所有与用户有关的接口，包括面板指示灯、光口、以太网口、同轴电缆接口、串口、跳线、拨码开关等。> 55.1 单板可靠性综合设计说明 单板可靠性指标<本节由硬件开发人员负责，可靠性工程师提供指导和审核。参照单板总体方案中的单板可靠性指标评估表重。 分析： 5.2 单板故障管理设计<如果已编写器件级FMEA分析报告，本节的5.2.15.2.3相关器件级FMEA分析重点问题汇总表 2. 软件故障管理

20、需求 <根据FMEA分析结果，对软件故障检测、隔离、恢复提出调整方案，并确定软件部分的支撑方案> 3. 硬件故障管理需求<根据FMEA分析结果，对硬件故障检测、隔离、恢复提出解决方案。 并确定硬件部分的支撑方案> 4. 测试验证方案<根据FMEA分析结果，对测试验证提出方案，并确定可测试性的方案（测试接口等）。> 5.2.2 故障定位率计算5.2.3 冗余单元倒换成功率计算5.2.4 冗余单板倒换流程<给出冗余单板从故障发生、检测、切换，直至故障恢复的流程图。并粗略估计各流程所需的时间。通常冗余单

21、元倒换时间定义为：倒换时间检测/定位时间资源处理时间倒换时间同步确认时间。主要考察冗余单元倒换不中断正常业务的能力。通常处于网络级别越高的设备，倒换时间要求越严格。对SDH传输等网络级别较高的设备，主备倒换时间应小于50ms，对网络级别稍低的设备，倒换时间可以适当降低要求，但不应超过2s。通常，检测/定位时间在ms级，不同产品、不同检测方法间差异较大；资源处理时间指数据备份时间，在mss级；倒换时间指倒换电路动作时间，通常us级；同步确认时间通常ms级。> 6 单板可维护性设计说明<本节由硬件开发人员负责，技术支持工程师（TSS）提供指导和审核。从以下几方面说明单板

22、是否符合可维护性设计要求： （部分内容可参见可测试性设计的章节） 单板提供PCB和逻辑版本号上报功能的方式。单板支持逻辑、单板软件和数据的加载和配置的方式，包括在线加载和远程加载。单板能通过单板软件完成哪些设置、控制和操作，如工作方式设置、复位、倒换、闭塞、解闭塞、端口自环和单板自环等，硬件部分是如何支撑这些功能的。> 7 单板信号完整性设计说明<本节由硬件开发人员协助CAD/SI工程师完成。 可直接引用或注明参见CAD/SI工程师输出的单板SI工程设计方案和规则驱动设计要求表单。如果是注明参见，以下的关键器件及相关信息7.2 关键信号时序要求<关键信

23、号的时序参数要求及简要分析>表6 关键信号时序要求 7.3 信号串扰、毛刺、过冲的限制范围和保障措施：<串扰主要受布线影响，毛刺受到布线、匹配、逻辑设计的多重影响；过冲主要受到匹配的影响。本节说明对这几种问题的控制措施： > 7.4 其他重要信号及相关处理方案<其他重要网络（如高速信号、时钟等）特性，多单负载、单双向、工作频率，相关电气特性、时序、噪声容限要求，以及从布线角度考虑满足这些要求的具体措施等等。> 7.5 物理实现关键技术分析<本节可选。综合考虑单板硬件方案，分析物理实现的要点、难点，对所需要的关键

24、技术进行分析，说明实际实现方式。> 8 单板电源设计说明<本节由硬件开发人员负责，电源工程师提供指导和审核。>8.1 单板供电原理框图<根据单板总体供电方案，画出单板的供电结构框图，包括防护、缓启动、电源部分的EMC、电源上下电顺序控制、电源监控及备份等功能单元。 对供电结构的进行相应的设计说明。> 图8 单板供电架构框图 8.2 单板电源各功能模块详细设计<给出供电结构中的各个功能单元的详细设计说明：电源模块选用说明：给出主要电源模块和电源芯片的型号、主用/备用器件的各种参数（包括输入特性、输出特性、对降额的考虑和可靠性指标等）以及厂家和替代信息、应用要求等； 确定电源散热设计要求（结合热设计工作）、板内电源电路对外接电源冲击的隔离、滤波能力、异常状态的保护（限压和限流）等，对于低压大电流应考虑线路压降的补偿设计。防护设计：单板电源输入端口应有相应的抑制浪涌电压和电流的设计；缓启动设计：为支持热插拔，电源输入端口应有相