微机接口第三章 第四章

1、数据总线缓冲器读/写 控制 电路控制字寄存器通道0通道1通道 2CLK0 GATE0 OUT0CLK1 GATE1 OUT1CLK2 GATE2 OUT2D0D7RD WR A0 A1 CS内部总线 控制 寄存器计数初值 寄存器 输出 锁存器 状态 锁存器 计数工作单元 控制逻辑CLK GATE OUT定时时间=时钟脉冲周期*预置计数初值NSC1 SC0 RL1 RL0 M2 M1 M0 BCD 1 BCD码计数 0 2进制计数000 方式0 001 方式1 X10 方式2 X11 方式3 100 方式4 101 方式500 通道0 01 通道1 10 通道2 00 计数器锁存，供CPU读取

2、01 只读/写计数器低字节 10 只读/写计数器高字节 11 先读/写低字节， 再读/写高字节工作方式 GATE为低电平或下降沿 GATE上升沿 GATE高电平 方式0 禁止计数 允许计数 从初值开始计数， 方式1 下一个时钟输出 变为低电平 方式2 禁止计数，输出变高 从初值开始计数 允许计数 方式3 禁止计数，输出变高 从初值开始计数 允许计数 方式4 禁止计数 允许计数 方式5 从初值开始计数 4 3 2 1 0 n=4m=33 2 1 0 CLKWRnOUTWRmGATEOUT4 3 2 1 04 3 2 4 3 2 1 0CLKWRnn=4GATEOUTGATEOUT4 3 2 1

3、0(4) 3 2 1 0OUT(n=4)3 2 1 0(3) 2 1 0(3) GATEOUT(n=3)CLKWRn计数过程中GATE为高，为低时停止计数，低到高时重新计数0(3)CLKOUT(4)OUT(5) 5 4 2 5 2 5 4 2 5 2 5 4 2 4 2 4 2 4 2 4 2 4 2计数过程中GATE为高，为低时停止计数，低到高时重新计数 4 3 2 1 04 3 2 1 04CLKWROUTWRGATEOUT计数过程中GATE为高，为低时停止计数，低到高时继续计数4 3 2 1 0 4 3 2 1 0 4CLKGATEOUT(4)GATEOUT(4)G1G2AG2BA9A8

4、A7A6A5A4 A3 A0CBAA2A1RDWRA1 A0 RDWRD7D0D7D08086CPUM/IO74LS138CLK0CLK1CLK2GATE0OUT0GATE1 OUT1GATE2OUT2480US单脉冲负脉冲2KHZ方波+5V1MHZ方波8253Y4CSGATECLK0D Q QCP+5VPCLKOUT0状态000总线控制器S2 S1 S0INTR82548259AIR0INTAD07INTD07S2 S1 S0CPUIRQ0T=10MSNNNNPC6三总线OSC1274LS92OUT282538255APC 总线插槽至8251的TXC,RXC波特率时钟发生器电路CLK2GAT

5、E2 8253在IBM PC/XT机中的应用。 5 V8255PB11.19 MHz8253GATE0OUT0CLK0A174LS138ABCG1AENA9IRQ0(8259A)DCLKDRQ0&75477PB0GATE1GATE2 5 VQ2A2Y 5 VOUT1OUT22YD7D0D0 D7CLK1CLK2A0CSWRRD2AG2BG1A8A7A6A5A1A0IOWIOR PC机内部计数器结构机内部计数器结构I通知发DMA请求的外设使用总线完成DMA传送总线结束无LOCK信号 CPU使三总线浮空CPU发总线回答信号1、基本特性：（1）40引脚DIP封装。有4个独立的通道，每个通道均

6、有64KB的寻址能力。（2）可采用级连方式扩充通道。（3）允许外设与系统存储器及系统存储器与存储器间的数据交换。（4）数据传输率可达1.5MB/S。（5）可提供多种操作类型。00 :0通道 01: 1通道 10: 2通道 11: 3通道00: 校验 01:DMA写10:DMA读 11:无效 XX: D7D6=110:非自动预置 1:自动预置0:地址加1 1:地址减100:询问方式 01:单一方式 10: 块方式 11: 级联方式00:选通道0 01:选通道1 10:选通道2 11:选通道30:开通 1:屏蔽未用MOV AL,00000010BOUT 0AH,AL ;开放通道20:清屏蔽 1:置

7、屏蔽MOV AL,00001011BOUT 0FH,AL ;仅开放通道200:选通道0 01:选通道1 10:选通道2 11:选通道30:无请求 1:有请求未用D0:存储器间传送 0 禁止 1允许 D1:通道口寻址 0 通道0地址不保持 1 通道0地址保持不变 (D0为0无效) D2:工作允许 0 允许8237工作 1禁止8237工作 D3:时序选择 0 正常时序 1 压缩时序 (D0为1无效) D4:优先级编码 0 固定优先级 1 循环优先级 D5:写入选择 0 写周期滞后读周期1 写周期与读周期同时 (D3为1无效) D6:DREQ极性 0 DREQ高电平有效 1 DREQ低电平有效 D7:DACK极性 0 DACK高电平有效 1 DACK低电平有效 通道3 通道2 通道1 通道0 通道3 通道2 通道1 通道0 请求服务 过程结束 有尚未处理的DMA请求,置1 已接受到终止计数信号，置1 无尚未处理的DMA请求,置0 未接受到终止计数信号，置0SISIS0S0S1S2S3S4就绪SWSWDREQHLDA块字节单字节就绪未就绪空