实验位十进制计数器的设计

1、实验二4位十进制计数器的设计一、实验目的：1、深入理解信号和变量的区别；2、深入理解并行语句和顺序语句的区别；3、深入理解异步和同步的概念；4、掌握计数器的设计方法；5、能会看最大系统运行频率和资源使用报告。二、实验原理：四位十进制计数器程序A:libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitybcd_counterisport(clk:instd_logic;reset:instd_logic;co:outstd_logic;q:outstd_logic_vector(3downto0);e

2、ndentity;architecturebevofbcd_counterisbeginprocess(clk)variablecnt:std_logic_vector(3downto0);beginif(rising_edge(clk)thenifreset=1thencnt:=0000;elseifcnt9thencnt:=cnt+0001;elsecnt:=0000;co=1;endif;endif;endif;q=cnt;endprocess;endbev;四位十进制计数器程序B:libraryieee;useieee.std_logic_1164.all;useieee.std_lo

3、gic_unsigned.all;entitybcd_counter2isport(clk:instd_logic;reset:instd_logic;co:outstd_logic;q:outstd_logic_vector(3downto0);endentity;architecturebevofbcd_counter2issignalcnt:std_logic_vector(3downto0);beginprocess(clk)beginif(rising_edge(clk)thenifreset=1thencnt=0000;elseifcnt9thencnt=cnt+0001;else

4、cnt=0000;co=1;endif;endif;endif;endprocess;q=cnt;endbev;四位十进制计数器程序C:libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitybcd_counter3isport(clk:instd_logic;reset:instd_logic;co:outstd_logic;q:outstd_logic_vector(3downto0)；endentity;architecturebevofbcd_counter3issignalcnt:std_

5、logic_vector(3downto0);beginprocess(clk)beginifreset=1thencnt=0000;elsif(rising_edge(clk)thenifcnt9thencnt=cnt+0001;elsecnt=0000;co=1;endif;endif;endprocess;qq,clk=clk,co=co,reset=reset);reset=1after380ns,0after550ns;clkq,clk=clk,co=co,reset=reset);reset=1after150ns,0after450ns;clkq,clk=clk,co=co,reset=reset);clk=notclkafter100ns;reset=1after50ns,0after350ns;END;4、最终的时序波形及输出延时程序A时序仿真波形程序A输出延时的波形及时间延时7ns程序B时序仿真波形程序B输出延时的波形及时间延时7ns程序C时序仿真波形程序C输出延时的波形及时间输出延时5ns5、重新设定clk的时钟频率大丁1中的最大工作频率时观察时序仿真波形，并与4中的仿真波形对比，说明差别的原因程序A时序仿真波形程序B时序仿真波形程序C时序仿真波形不同的原因:超出最大工作频率四、思考题：1、对比