飞思卡尔MC9S12XS128AD转换

1、飞思卡尔MC9s12XS128术手册（AD转换部分）英文资料：飞思卡尔MC9s12XS256RMVW技术手册1.1 XS12系列单片机的特点XS12系列单片机特点如下： 16位S12CPU一向上支持S12模糊指令集并去除了其中的MEM,WAV,WAVR,REV,REVW五条指令；一模块映射地址机制（MMC）;一背景调试模块（BDM）; CRG时钟和复位发生器一COP看门狗；一实时中断； 标准定时器模块一8个16位输入捕捉或输出比较通道；16位计数器，8位精密与分频功能；一1个16位脉冲累加器； 周期中断定时器PIT4具有独立溢出定时的定时器；一溢出定时可选范围在1到2A24总线时钟；一溢出中断

2、和外部触发器；10 多达8个的8位或4个16位PWM通道一每个通道的周期和占空比有程序决定；输出方式可以选择左对齐或中心对其；一可编程时钟选择逻辑，且可选频率范围很宽；11 SPI通信模块一可选择8位或16位数据宽度；一全双工或半双工通信方式；一收发双向缓冲；一主机或从机模式；一可选择最高有效为先输出或者最低有效位先输出；12 两个SCI串行通信接口一全双工或半双工模式13 输入输出端口一多达91个通用I/O弓I脚，根据封装方式，有些引脚未被引出；一两个单输入引脚；14 封装形式2.2 112引脚薄型四边引线扁平封装（LQFP）;3.3 80引脚扁平封装（QFP）;4.4 64引脚LQFP封装

3、；工作条件一全功率模式下单电源供电范围3.15V到5V;CPU总线频率最大为40MHz一工作温度范围-40C到125C第十章模拟一数字转换1.1.9.2 介绍ADC12B16C是一个16通道，12位，复用方式输入逐次逼近模拟一数字转换器。ATD的精度由电器规格决定。1 特点10 可设置8位、10位、12位精度11 在停止模式下，ATD转换使用内部时钟12 转换序列结束后自动进入低耗电模式,可编程采样时间13 转化结果可选择左对齐或右对齐14 外部触发控制15 转换序列结束后产生中断16 模拟输入的16个通道为复用方式17 可以选择VRH、VRL、(VRL+VRH)/2特殊转换方式18 转换序列

4、长度1到1619 可选择连续转换方式20 多通道扫描21 任何AD通道均可配置外部触发功能，并且可选择4种额外的触发输入。4种额外的触发输入可以为芯片内部或外部触发。具体根据使用用途选择何种触发方式。22 当选用多通道采样方式时可配置从哪个通道开始先采样。1 选择方式1.1 转换模式可编程转换模式，可选择单通道，多通道，单序列和多序列连续转换模式。1.1 MCU选择模式停止模式一ICLKSTP=0(inATDCTL2register)进入订制模式会终止当前转换序列。如果转换序列取消，退出停止模式后重新开始转换序列。这与向控制寄存器ATDCTL5写入新值时重新开始新的转换序列具有相同的效果。一I

5、CLKSTP=1(inATDCTL2register)AD转换序列在停止模式下继续执行，其时钟使用通用时钟ICLK作为AD转换时钟。当转换模式从运行到停止模式转换时，对于这时产生的转换结果或阀值比较结果将不存入结果寄存器。CCF标志位置位，比较结束。当在停止模式中转换时，如果要退出停止模式时，AD转换须有一个停止恢复时间tATDSTPRC将总线时钟切回到AD时钟。这段时间内不要更改AD转换寄存器。等待模式ADC12B16在停止模式时，与在正常转换模式时功能相同。等待模式为省电模式，进入等待模式时需要停止当前转换序列。,冻结模式进入冻结模式是，ADC23B16C会有继续转换，结束和停止AD转换三

6、种方式，具体取决于FRZ1和FRZ0控制位的设置。冻结模式有助于调试与仿真。1 结构图(略见MC9S12XS256RMV1第270页)1.2.9.2 信号描述以下列出的是ADC12B16C模块的全部输入引脚。3.2.12.1.0 ANx(x=150)这些引脚为模拟输入引脚，也可以配置为数字端口或ATD的外部触发引脚3.2.12.2.0 ETRIG3,ETRIG2,ETRIG1,ETRIG0可配置为ATD的外部触发信号。根据具体情况选择。3.2.12.3.0 VRH,VRL模拟转换参考电压3.2.12.4.0 VDDA,VSSA为ADC12B16C的电源10.3存贮器页面和寄存器定义此部分介绍了

7、ADC12B16C的全部寄存器内存图(略见271页)寄存器描述此部分介绍了ADC12B16C的全部寄存器和具体的控制位AD转换控制寄存器0(ATDCTL0)写入时会终止当前转换序列ModuleBase+DxODOO7a54321DRRewrved000WRAPSWRAP2WRAP1WRAPOWReul000D111=UnimpiemefitedorReservedFigure10-3.ATDControlRegister0(ATDCTLO)读操作：任何时候274Mo写操作：任何时候，特殊模式下B47总置0WRAP3-0循环转换起始通道控制位，具体配置见AD转换控制寄存器1(ATDCTL1)写入

8、时会终止当前转换序列读操作：任何时候写操作：任何时候ModuleHase十DxDDDIRW76543210ETRJGSELSRES1SRESDSMP_DISETRIGCH3ETRIGCH2ETRIGCHIETRIGCHDReset0a11111Figure10-4.AIDControlRegister1(ATDCTL1)控制位描述ETRIGSEL这个控制位用于选择外部触发源为AD专换通道之一或是ETRIG3-0之一。外部触发选择位具体见276页的表10-5SRES1:0AD专换精度选择位见275页表10-4SMP_DIS采样前放电控制位0米样前小放电1内部采样电容在采样前放电。此操作会占用两个

9、ATD寸钟周期。ETRIGCH3:0这三个位控制AD专换通道或ETRIG3-0的其中某个输入作为外部触发信号，具体见表10-5表10-3ATDCTL1控制寄存器描述AD转换控制寄存器2(ATDCTL2)写入时会终止当前转换序列Modube+0x00027fl943210aAFFCCLKSTPETR1GLEETRIGPETRIGEASCIEACMPIE00a0000UnimplementedReservedFioure105,ATDControlRegister2(ATDCTL2)读操作：任何时候写操作：任何时候控制位描述ICLKSTP这个位控制AD专换进入停止模式。0如果AD专换序列止在停止模

10、式进行时，实际的转换序列将自动停止并且当退出停止模式是复位1AD转换在停止模式是继续转换ETRIGLE此位控制转换灵敏度见表10-7ETRGP同上ETRGE0外部触发禁止1允许外部触发ASGIE0当有中断请求时停止转换1当SCF=1时AD转换允许在有中断请求时进行ACMPIE如果序列自动比较启动，这个控制位将比较中断使能。0AD比较在打中断时禁止1AD比较在后中断时允许AFFC表10-6ATDCTL2控制寄存器描述0CCFN清零后个为零1将所有ATD专换结束标志改变为快速清零模式AD转换控制寄存器3(ATDCTL3)写入时会终止当前转换序列读操作：任何时候写操作：任何时候控制位描述DJM0输出

11、序列选择左对齐1输出序列选择右对齐S8C,S4c这四位是控制具体哪一个通道作为转换通道见表10-10S2C,S1CFIFO如果这个位置0,即无先进先出，AD专换结果将存入相应转换通道的结构寄存器。如果该位置1,则转换序列结果存入A个转换通道对应的结果寄存器之中。0转换结果放置在的转换通道相对应的结果寄存器中1转换结果放置在循环方式下指定的A个结果寄存器中FRZ1:0这两位控制AD专换是否在冻结模式下继续转换，详细设置看表10-11表10-8ATDCTL3控制寄存器描述AD转换控制寄存器4(ATDCTL4)写入时会终止当前转换序列读操作：任何时候写操作：任何时候ModuleBii-je*。曲曲；

12、SMP2SMP1SMPDPRS4ORseet00D0fQFigure10-7.ATDControlRegisterJ(ATDCTL4)控制位描述SMP2:0这三位控制AD专换序列所占转换周期的长度，见表10-13PRS4:0这五位用来计算AD专换频率的公式见表10-12表10-12ATDCTL4控制寄存器描述AD转换控制寄存器5(ATDCTL5)写入时会终止当前转换序列读操作：任何时候写操作：任何时候Module0Me*DxOOTSRW7由54321a0&CSCANMULTCDccceCARe&etD00D00D0Fiyuie10上,ATDControlRegister5(ATDCTLS!SC

13、0特殊通道转换禁止1特殊通道转换允许SCAN0单独转换序列1扫描模式中转换序列为连续转换MULT0单一通道转换1多通道转换cdcccb,ca这几个位是用来选择具体哪一个通道作为转换通道，具体见表10-15描述控制位表10-14ATDCTL5控制寄存器描述AD状态寄存器0(ATDSTAT0)写入时会终止当前转换序列读操作：任何时候写操作：任何时候(对CCF3:0无意义)ModuleBase+0x00067B5432100CCJCC2CC1ccoOVrtlluJHFrirIEN15:01ResiE050I0060jD0000000Figure10-12.ATDInputEnableRegister

14、(ATDDIEN)这16个位是控制相应通道数字中断是否有效，置1时允许数字中断输入，置0时不允许数字中断输入。一般使用时这16个位均置00AD转换结果寄存器（ATDDRn）写入时会终止当前转换序列读操作：任何时候写操作：任何时候AD转换结果依次存放在16个结果寄存器中。结果总为无符号的数据。左，右对齐分别由ATDCTL3寄存器中的DJM位控制。如果转换序列自动比较允许的话，这些结果寄存器中存放比较结果。存放格式根据DJM位来选择。在这种模式下，ATDDRn寄存器被用作比较结果锁存器，这些值在转换序列结束时丢失。注意：当转换序列没有使用自动比较时，结果会按照寄存器顺序依次存放在与通道相对应的结果

15、寄存器中。在这种情况下，如果向ATDDRn中写入初始值时，AD结果可能会溢出。左对齐输出结果（DJM=0）1513121110Q67e543210引二&it9BitBit7Bit6Brt5Bit4BitsBtt2Bit1BitO0a000000000DDQ0000Figure1Q-14,LeftjustifiedATDconversionresultregister(ATDDRn)可见，当选择左对齐输出结果时，输出结果按照由低向高排列放入结果寄存器中RightJustifiedResultData（DJM=1）1514131211107电543210DQ00Sit11Bit10印F由t7Bit

16、6Bit54QH3Bit2Bi11BiiO0a00000a0D0000D0Figure10-15.RightjustifiedATDconversionresultregister(ATDDRn)右对齐时，输出结果从低位开始排列。#include/*commondefinesandmacros*/#includederivative.h/*derivative-specificdefinitions*/intLED=0xfe,0xfd,0xfb,0xf7,0xef,0xdf,0xbf,0x7f;voidCLK_init(void);voidAD_init(void);unsignedcharG

17、etATD0(unsignedcharch);voiddelay(intdelaytime)/软件延时，24M总线频率时延时时间约为10usinti;unsignedcharj;for(i=0;idelaytime;i+)for(j=0;j24;j+);voidlongdelay(intdelaytime)/软件延时，24M总线频率时延时时间约为1msinti;for(i=0;idelaytime;i+)delay(1);voidCLK_init(void)CLKSEL=0x00;/初始时还没有PLLPLLCTL=0xe1;时钟监控使能，PLL允许，VCOCLK调频2%,禁止快速苏醒，禁止自给

18、时钟,伪停止下禁止实时中断和看门狗SYNR=2;REFDV=1;/PLLCLK=2*OSCCLK*(SYNR+1/(REFDV+1)=48M;asmNOP;asmNOP;asmNOP;等待锁相环稳定while(!(CRGFLG&0x08);/锁相环稳定标志位voidAD_init(void)ATD0CTL0=0x07;ATD0CTL1=0x00;电1ATD0CTL2=0x40;完成中断和比较成功中断ATD0CTL3=0xc0;CLKSEL=0x80;时钟选择寄存器，BusClock=PLLCLK/2,停止模式下振荡器、系统时钟、锁相环、内核时钟、看门狗继续工作/AD转换序列长度为4允许指定AD

19、口做外部触发输入口，8位结果，采样前采样电容不放/标志寄存器不快速清零，停止模式不运行，禁止外部触发，禁止转换/结果右对齐，非FIFO模式，冻结模式继续转换转换长度4ATD0CTL4=0x44;4.16ms转换一次ATD0CTL5=0x30;ATD0DIEN=0x00;第二阶段采用8个AD周期(第一阶段2个AD周期)，f=fbus/2*(4+1),连续多通道转换，从通道0开始禁用数字输入缓冲？/*ATD0CTL0=0x00;ATD0CTL1=0x00;1/AD转换序列长度为16允许指定AD做外部触发输入口，8位结果，采样前采样电容不放ATD0CTL2=0x40;成中断和比较成功中断/标志寄存器快速清零，停止模式不运行，禁止外部触发，禁止转换完ATD0CTL3=0xc0;ATD0CTL4=0x44;4.16ms转换一次ATD0CTL5=0x38;ATD0DIEN=0x00;/结果右对齐，非FIFO模式，冻结模式继续转换转换长度8第二阶段