EDA选择题(含答案)

1、一、选择题：20分1. 大规模可编程器件主要有FPGA CPLD两类，以下对CPLD结构与工作原理的描述中，正确的选项是：_D_A. CPLD 是基于 :查找表结构的可编程逻辑器件B. CPLD即是现场可编程逻辑器件的英文简称C. 早期的CPLD是从FPGA的结构扩展而来D. 在Xilinx 公司生产的器件中，XC9500系列属CPLD结构2. 基于VHDL设计的仿真包括有门级时序仿真、行为仿真、功能仿真和前端功能仿真这四种，按照自顶向下的设计流程，其先后顺序应该是：DA. B.C.D.3. IP核在EDA技术和开发中具有十分重要的地位，IP分软IP、固IP、硬IP ;以下所描述的IP核中，对

2、于固IP的正确描述为：_DA. 提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路B. 提供设计的最总产品一一模型库C. 以可执行文件的形式提交用户，完成了综合的功能块D. 都不是4. 下面对利用原理图输入设计方法进行数字电路系统设计，哪一种说法是正确的：BA. 原理图输入设计方法直观便捷，很适合完成较大规模的电路系统设计B. 原理图输入设计方法一般是一种自底向上的设计方法C. 原理图输入设计方法无法对电路进行功能描述D. 原理图输入设计方法不适合进行层次化设计5. 在VHDL语言中，以下对进程PROCESS语句的语句结构及语法规那么的描述中，不正确的选项是：DA. PR

3、OCES为一无限循环语句B. 敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动C. 当前进程中声明的变量不可用于其他进程D. 进程由说明语句局部、并行语句局部和敏感信号参数表三局部组成6 .对于信号和变量的说法，哪一个是不正确的： AA. 信号用于作为进程中局部数据存储单元B. 变量的赋值是立即完成的C. 信号在整个结构体内的任何地方都能适用D. 变量和信号的赋值符号不一样7. 以下状态机的状态编码， 方式有“输出速度快、难以有效控制非法状态出现这个特点。AA. 状态位直接输出型编码B. 位热码编码C. 顺序编码D. 格雷编码8. VHDL语言共支持四种常用库，其中哪种库是用户的VH

4、DL设计现行工作库：_DA. IEEE 库B. VITAL 库C. STD库D. WOR工作库9. 以下4个VHDL标识符中正确的选项是： dA. 10#128#B. 16#E#E1C. 74HC124D. X_1610. 以下语句中，不属于并行语句的是： BA. 进程语句B. CASE语句C. 元件例化语句D. WHEN ELSE语句写出以下缩写的中文或者英文含义:1.ASIC专用集成电路2.FPGA现场可编程门阵列3.IP知识产权核软件包4.JTAG联合测试行动小组HDL硬件描述语言1. 基于EDA软件的FPGA / CPLD设计流程，以下流程中哪个是正确的： CA. 原理图/HDL文本输

5、入t适配t综合t时序仿真t编程下载t功能仿真t硬件测试B. 原理图/HDL文本输入t功能仿真t综合t时序仿真t编程下载t适配t硬件测试C. 原理图/HDL文本输入t功能仿真t综合t适配t时序仿真t编程下载t硬件测试D. 原理图/HDL文本输入t适配t时序仿真t编程下载t功能仿真t综合t硬件测试2. 综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；在下面对综合的描述中，A是错误的。A. 综合就是把抽象设计层次中的一种表示转化成另一种表示的过程，并且该过程与器件硬件结构无关B. 为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束C. 综合

6、可以理解为将软件描述与给定的硬件结构用电路网表文件表示的映射过程，映射结果不唯一D. 综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的根本结构相映射的网表文件3. FPGA的可编程是主要基于什么结构：AA. 查找表LUTB. ROM可编程C. PAL可编程D.与或阵列可编程4. IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为：_D_A. 胖 IPB.瘦 IPC.硬IPD.都不是5. 串行化设计是一种优化方式，以下哪一项对串行化设计描述正确：CA. 面积优化方法，同时有速度优化效果B. 速度优化方

7、法，不会有面积优化效果C. 面积优化方法，不会有速度优化效果D. 速度优化方法，可能会有面积优化效果6. 在VHDL语言中，以下对时钟边沿检测描述中，错误的选项是：BA. if elk ' event and elk =' 1' thenB. if elk ' stable and not elk =' 1' thenC. if risin g_edge(clk) the nD. if not elk' stable and elk =' 1' then7. 状态机编码方式中，哪种编码速度较快而且输出没有毛刺？CA. 一位

8、热码编码B.格雷码编码C.状态位直接输出型编码D.都不是8. 不完整的IF语句，其综合结果可实现： DA. 三态控制电路B.条件相或的逻辑电路C.双向控制电路D.时序逻辑电路9. 以下对于进程 PROCES的说法，正确的选项是： C_A. 进程之间可以通过变量进行通信B. 进程内部由一组并行语句来描述进程功能C. 进程语句本身是并行语句D. 一个进程可以同时描述多个时钟信号的同步时序逻辑10. 关于VHDL中的数字，请找出以下数字中数值最小的一个： CA. 2#1111_1110#B. 8#276#C. 10#170#D. 16#E#E1、EDA名词解释，写出以下缩写的中文或者英文含义： 10

9、分1.SOPC:可编程单片系统2.PCB：3.RTL :存放器传输级4.LPM参数可设置模块库5.CPLD6.FSM有限状态机 Finite State MachineJTAG 指的是什么？大致有什么用途？10. 以下是 EDA 技术应用时涉及的步骤：A. 原理图 /HDL 文本输入 ; B. 适配 ; C. 时序仿真 ; D. 编程下载 ; E. 硬件测试 ; F. 综 合请选择适宜的项构成基于 EDA 软件的 FPGA / CPLD 设计流程：A t F t B _ t C t D t E11. PLD 的可编程主要基于 A. LUT 结构 或者 B. 乘积项结构： 请指出以下两种可编程逻

10、辑基于的可编程结构：FPGA 基于 ACPLD 基于 B12. 在状态机的具体实现时，往往需要针对具体的器件类型来选择适宜的状态机编码。对于 A. FPGA B. CPLD 两类器件：一位热码 状态机编码方式 适合于 A 器件；顺序编码 状态机编码方式 适合于 B 器件；13. 以下优化方法中那两种是速度优化方法： B_、_D_A. 资源共享 B. 流水线 C. 串行化 D. 关键路径优化14. 综合是 EDA 设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；在下面对综合的描述中，_D _是错误的。A. 综合就是将电路的高级语言转化成低级的，可与FPGA / CP

11、LD的根本结构相映射的网表文件；B. 为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束；C. 综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系不是唯一的。D. 综合是纯软件的转换过程，与器件硬件结构无关;15.嵌套的IF语句，其综合结果可实现A.条件相与的逻辑B.条件相或的逻辑C.条件相异或的逻辑D.三态控制电路16.A.idata <=“00001111B.idata <= b 0000 1111C.idata <= X AB'D.idata <= B 2117.在VHDL语言中，以下对时钟边沿检测描述

12、中，错误的选项是A. if clk ' event and clk =the nB. if falli ng_edge(clk) thenC. if clk ' event and clk =the nD.if clk ' stable and not clk =1' then18.请指出Altera Cyclone系列中的EP1C6Q240C8这个器件是属于C在一个VHDL设计中Idata是一个信号，数据类型为std_logic_vector，试指出下面那个赋值语句是错误的。D、EDA名词解释，10分写出以下缩写的中文或者英文含义:5.ASIC专用集成电路6.

13、FPGA现场可编程门阵列7.CPLD复杂可编程逻辑器件8.EDA电子设计自动化9.IP知识产权核10.SOC单芯片系统简要解释JTAG，指出JTAG的用途JTAG, joint test action group，联合测试行动小组的简称，又意指其提出的一种硬件测 试标准，常用于器件测试、编程下载和配置等操作。19以下是 EDA 技术应用时涉及的步骤：A. 原理图 /HDL 文本输入 ; B. 适配 ; C. 时序仿真 ; D. 编程下载 ; E. 硬件测试 ; F. 综 合请选择适宜的项构成基于 EDA 软件的 FPGA / CPLD 设计流程：A ttttt E20PLD 的可编程主要基于

14、A. LUT 结构 或者 B. 乘积项结构：请指出以下两种可编程逻辑基于的可编程结构：FPGA 基于 CPLD 基于 21在状态机的具体实现时，往往需要针对具体的器件类型来选择适宜的状态机编码。对于 A. FPGA B. CPLD 两类器件：一位热码 状态机编码方式 适合于 器件；顺序编码 状态机编码方式 适合于 器件；22以下优化方法中那两种是速度优化方法： 、 A. 资源共享 B. 流水线 C. 串行化 D. 关键路径优化单项选择题：23综合是 EDA 设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；在下面对综合的描述中， 是错误的。A. 综合就是将电路的高级

15、语言转化成低级的， 可与 FPGA / CPLD 的根本结构相映射的 网表文件；B. 为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束；C. 综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并 且这种映射关系不是唯一的。D. 综合是纯软件的转换过程，与器件硬件结构无关；24不完整的 IF 语句，其综合结果可实现 。A. 时序电路B. 双向控制电路C. 条件相或的逻辑电路D. 三态控制电路25在一个 VHDL 设计中 Idata 是一个信号，数据类型为 std_logic_vector ，试指出下面那个赋值语句是错误的。A. idata <= &q

16、uot;00001111"B. idata <= b"0000_1111"C. idata <= X"AB"D. idata <= 16"01"26. 在VHDL语言中，以下对时钟边沿检测描述中，错误的选项是_。A. if clk'eve nt and elk = 1' the nB. if falli ng_edge(clk) the nC. if elk ' event and elk = O' thenD. if elk' stable and not elk

17、= 1' then27. 请指出Altera Cyelone系列中的EP1C6Q240C8这个器件是属于 三、EDA名词解释，10分写出以下缩写的中文或者英文含义：11. ASIC专用集成电路12. FPGA 现场可编程门阵列13. LUT 查找表14. EDA 电子设计自动化15. IP 知识产权核16. SOPC片上可编程系统简要解释JTAG，指出JTAG的用途一、单项选择题：20分28. 以下那个流程是正确的基于EDA软件的FPGA / CPLD设计流程：BA.原理图/HDL文本输入t适配t综合t功能仿真t编程下载t硬件测试B. 原理图/HDL文本输入t功能仿真t综合t适配t编程

18、下载t硬件测试C. 原理图/HDL文本输入t功能仿真t综合t编程下载tt适配硬件测试；D. 原理图/HDL文本输入t功能仿真t适配t编程下载t综合t硬件测试29. 综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；在下面对综合的描述中， 是错误的。CA. 综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的根本结构相映射的网表文件；B. 为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束；C. 综合是纯软件的转换过程，与器件硬件结构无关；D. 综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并 且这种

19、映射关系不是唯一的。30. CPLD的可编程是主要基于什么结构：。DA .查找表LUT;B. ROM可编程；C. PAL可编程；D. 与或阵列可编程;HDL方式提供的IP被称为：。CIP核在EDA技术和开发中具有十分重要的地位，以A. 硬 IP ；B. 固 IP ；C. 软 IP ；D. 都不是；31.流水线设计是一种优化方式，以下哪一项对资源共享描述正确_。bA.面积优化方法，不会有速度优化效果B.速度优化方法，不会有面积优化效果C.面积优化方法，可能会有速度优化效果D.速度优化方法，可能会有面积优化效果32.在VHDL语言中，以下对时钟边沿检测描述中，错误的选项是。DA. if elk&#

20、39; event and elk = T thenB. if falli ng_edge(clk) the nC. if elk' event and elk = O' thenD. if elk' stable and not elk = 1' then33. 状态机编码方式中，其中 占用触发器较多，但其实现比拟适合FPGA的应用CA .状态位直接输出型编码B. 顺序编码C. 一位热码编码D. 以上都不是& 子系统设计优化，主要考虑提高资源利用率减少功耗即面积优化，以及提高运行速度即速度优化；指出以下那种方法是速度优化 。AA.流水线设计B.资源共享

21、C.逻辑优化D.串行化34. 不完整的IF语句，其综合结果可实现 。AA. 时序电路B. 双向控制电路C. 条件相或的逻辑电路D. 三态控制电路10.在一个 VHDL设计中Idata是一个信号，数据类型为std_logie_veetor，试指出下面那个赋值语句是错误的。DA. idata <=B. idata <= bC. idata <= XD. idata <= 16“00001111 0000_1111 ; AB' 01 ；、EDA名词解释，写出以下缩写的中文或者英文含义： 10分17. SOC单芯片系统18. FPGA现场可编程门阵列19. LUT查找表

22、20. EDA电子设计自动化21. Synthesis 综合35. IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为。 D36. 综合是EDA设计流程的关键步骤， 在下面对综合的描述中， 是错误的。Da综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；b综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的根本结构相映射的网表文件；c为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束；d综合可理解为一种映射过程，并且这种映射关系是唯一的，即综合结果是唯一的。37. 大规模可编程

23、器件主要有 FPGA、CPLD两类，以下对FPGA结构与工作原理的描述中，正确的选项是C QaFPGA全称为复杂可编程逻辑器件；bFPGA 是基于 :乘积项结构的可编程逻辑器件；c基于SRAM勺FPGA器件，在每次上电后必须进行一次配置；d在Altera公司生产的器件中，MAX700C系列属FPGA结构。38. 进程中的信号赋值语句，其信号更新是Cqa按顺序完成；b) 比变量更快完成；c) 在进程的最后完成； 都不对。39VHDL 语言是一种结构化设计语言； 一个设计实体 电路模块 包括实体与结构体两局部，结构体描述 。 Ba) 器件外部特性；b) 器件的内部功能；c) 器件的综合约束；d)

24、器件外部特性与内部功能。40不完整的 IF 语句，其综合结果可实现 。 AA. 时序逻辑电路B. 组合逻辑电路C. 双向电路D. 三态控制电路41子系统设计优化，主要考虑提高资源利用率减少功耗即面积优化 ，以及提高运行速度即速度优化；指出以下哪些方法是面积优化 。 B流水线设计资源共享逻辑优化 串行化B. D. 存放器配平关键路径法A.C.42以下标识符中，_ 是不合法的标识符。 BA. State0B. 9moonC. Not_Ack_0D. signall43 关于 VHDL 中的数字，请找出以下数字中最大的一个： 。 Aa) 2#1111_1110#b) 8#276#c) 10#170#

25、d) 16#E#E110以下 EDA 软件中，哪一个不具有逻辑综合功能： 。 BA. Max+Plus IIB. ModelSimC. Quartus IISy nplify、EDA名词解释，写出以下缩写的中文或者英文含义：14分22. LPM参数可定制宏模块库23. RTL存放器传输级24. UART串口通用异步收发器25. ISP在系统编程26. IEEE电子电气工程师协会27. ASIC专用集成电路28. LAB逻辑阵列块44. 大规模可编程器件主要有FPGACPLD两类，以下对CPLD结构与工作原理的描述中，正确的选项是 _CD_ 。A. CPLD 是基于 :查找表结构的可编程逻辑器件

26、；B. CPLD即是现场可编程逻辑器件的英文简称；C. 早期的CPLD是从GAL的结构扩展而来；D. 在Xilinx 公司生产的器件中，XC9500系列属CPLD结构；45. 综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；在下面对综合的描述中， A 是正确的。a综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的根本结构相映射的网表文件；b综合是纯软件的转换过程，与器件硬件结构无关；c为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为强制综合。d综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并 且这种映射关系是唯一的；46. IP核在EDA技术和开发中具有十分重要的地位，IP分软IP、固IP、硬IP ;以下所描述的IP核中，对于硬IP的正确描述为D 。a提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路；b提供设计的最总产品-模型库；c以网表文件的形式提交用户