伯格丁信号完整性-学习笔记

1、写在前言：作为一个还在layout门口徘徊的小虾米，贸然记录自己的学习想法是可笑的。但每个人并不是出生就会成为大神。只不过有的人天分好，机遇也把握得当，在相对短的时间内，成为万众瞩目的高手。很可惜本人天生愚钝，机遇又很差，在毕业后的三年里浑浑噩噩的憧憬自己的人生，做着自己不喜欢的工程，每天跟着工程队奔波在广阔的祖国大地。不经意在工作的最后阶段接触到PCB设计。对于没有耐心和毅力的我，突然感觉这才是我的人生方向，因为突然发现在绘制板图的时候，我可以很有耐心的拉扯每一条线，呵呵难道这一条条显示屏上的线便是我的命运之线么？如饥似渴的读完买回来的书，又囫囵吞枣的大致看了两遍。感觉到一个人的学习是空虚乏

2、味的，于是想在咱们论坛与各位同我一样，还趴在门缝里仰慕者殿堂中的大神的新手们共同体会我的学习体会。本人至今自学，没有老师带路，言语中的偏差错误，望各位高手给予我醍醐灌顶的指正。在此感谢Eric Bogatin 感谢国内的翻译者李玉山、李丽平等，是他们让我趴在SI的门缝，让我有机会一窥我的成神目标。让论坛记录成神的历程吧！哈哈有些夸口，目标定的太高，大家勿笑。我的第一本SI教材：Signal integrity:simplified(信号完整性讲义)也是我目前唯一学习过的教材。 废话不多说，直接上酸菜！信号完整性问题十个基本准则：前三个为设计理念，后八个为设计思路。影响研发进度并造成产品产品交货

3、推迟，就是企业付出的最昂贵代价。体会：在论坛中常常争论，是质量重要还是工期重要！我认为都重要，所有的工程都是一个平衡过程，而不是单单一种。质量固然重要，但最重要的是适应性，因为整个工业流程中并不仅仅只是画线路板，最终交到消费者手里才是完整的工艺流程。如果仅仅是为了吹毛求疵而耽误了工期，那么整个工业流程都会耽误。导致产品上市时间推迟，损失不可计量。但为了赶工期，而设计出不合格的产品，那么只能说设计者能力不够。或者这家公司没有这个实力在行业内生存。所以我个人认为：一个优秀的设计者最重要的能力是能够把握质量与工期的平衡关系，在合适的工期内完成满足产品质量。至于大神我估计是在要求的工期内，使产品的质量

4、得到飞跃。1 b* N* h1 T3 _: k6 X5 U二：提高高速产品设计效率的关键是：充分利用分析工具来实现准确的性能预测；使用测量手段来验证设计过程、降低风险、提高设计工具的可信度。体会：还没用过仿真，认为仿真等的作用是提高可信度，降低风险。如果板级设计所留预量足够，可以简单的用公式计算和经验来代替仿真。三：将问题实质与表面现象剥离开的唯一可行的途径就是采用经验法则、解析近似、数值仿真或者测量工具来获得数据。这是工程实践的本质。! B( Y8 p. B体会：没做过仿真，不知道仿真所需时间。依我来看，以上所说应相对应工程的要求，如果所作产品要求不严格，或者裕量很大，最快的方法是采用经验法

5、则。对于裕量在205%的可以采用解析近似。此书上大部分公式及近似值都在10%-5%左右。对于要求更严格的裕量便可采用仿真。裕量大概在2-3%左右。比如DDR等。对于要求更严格的，建模无法满足精度的情况下，即需要直接用测量工具来测量。耗时应该说是逐层递加。四：信号由信号路径和返回路径构成。一个信号在沿着传输线流动过程中每一时刻都会感受到特性阻抗。如果瞬态阻抗为常数，则其信号质量将会获得奇迹般的改善。体会：忘掉覆铜地的概念，在设计初期考虑信号线走向时，就要优先考虑地平面或其他信号返回路径。防止电路板在绘制完信号线后，突然发现返回的地平面出现“濠”，导致高速信号线需要重新规划。单根传输线最优的工作方

6、式是点对点，源阻抗=传输线特性阻抗=负载阻抗。在特性阻抗恒定的情况下，Tr保持不变，变的仅仅是信号的幅值。不明：在线路规划时，一个芯片N个I/O口，而相对的地引脚很少。按照高速信号线返回路径为靠近信号线理论。岂不是在信号的接收端，N条信号线同时走在同一个GND引脚，便会造成信号返回线之间的串扰了么？这样做假设N条信号线同时工作，便会造成很严重的地弹么？芯片的设计原理是什么？- e. f, k7 ) F# 五：把接地这一术语忘掉，因为它所造成的问题比用它来解决的问题还多。每一路信号都有返回路径。体会：个人感觉同上。把接地等同于信号线设计，估计返工的情况大减。不要轻易相信覆铜的威力，覆铜不是铺设地

7、的万金油。并且不合理的覆铜还会引入其他问题，6 s% x) r; M9 K% z+ M3 r5 c六：当电压变化时，电容上就有电流流过。对于信号的陡峭边，即使电路的PCB板边缘和悬空导线之间的空气形成的边缘线电容也可能有很低的阻抗。体会：电容的原理嘛，两个平行板之间只要有电压差就有电容的存在。电容的作用：隔直通交。会使陡峭的信号进入别的导线中。Tr小导致两个问题：1.串扰的发生。2：特性阻抗的变化。两个问题都导致信号受干扰。电容本质上属于一个电压源。. J( e) O2 U. i1 七：电感与通过的电流所产生的磁力线匝数有本质关系。只要电流或者磁力线匝数发生改变，在导线的两端就会产生电压。这一

8、电压导致了反射噪声、串扰、开关噪声、地弹、轨道塌陷以及EMI。- r E5 P% G, : W , l体会：电感并不是电感，而是磁场效应。改变磁场，便会产生阻碍磁场变化的电流。本质上属于一个电流源。反射噪声原因：特性阻抗发生变化；串扰原因：切割磁力线，产生电流；开关噪声：概念不懂，明天查查。八：当流经接地回路电感上的电流变化时，在接地回路导线上产生的电压称之为地弹。它是造成开关噪声和EMI的内部机理。! a! 1 L4 Q0 Y9 l3 g体会：所谓“地弹”，是指芯片内部“地”电平相对于电路板“地”电平的变化现象。以电路板“地”为参考，就像是芯片内部的“地”电平不断的跳动，因此形象的称之为地弹

9、（ground bounce）。当器件输出端有一个状态跳变到另一个状态时，地弹现象会导致器件逻辑输入端产生毛刺。对于任何封装的芯片，其引脚会存在电感电容等寄生参数。而地弹正是由于引脚上的电感引起的。-摘自百度。8 M/ V* R( J. i2 Z, j0 L解决的办法是，减小回路的有效电感。地弹与轨道塌陷的区别为：一个指信号的地电平发生变化，图示为下冲。一个指电源电压地电平的变化，图示为上冲。8 P5 ! X$ S7 3 D3 X! w5 l0 九：以同频率的方波作为参考，信号带宽是指有效正弦波分量的最高频率值。在使用模型来预计分析时，要高过实际信号的带宽。体会：没啥说的，: y, q: s/

10、 V- W$ A十：信号完整性中的公式给出的是定义或者近似。在特别需要准确的场合不要使用近似。体会：此书大部分公式皆为近似，对于要求严格的电路，还是仿真或者采用实际测量准确。应付要求不高的，便可以采用经验法啦。第一章：信号完整性分析概论高速领域：时钟频率超过100MHz或者Tr小于1ns，信号完整性效应就变得重要。通常将这种情况称之为高频领域或高速领域。体会：可作为经验法则。大致判断某块电路是否需要进行计算或仿真。对于低于此频率以下，Tr以上的，便可采用大致的经验来设计。对于低频唯一的要求就是联通即可。高一点的要求便是美观工整。按要求设计呗，不用考虑太多SI问题。做好PDS即可了。$ O* Z

11、6 s 0 q k8 y信号完整性三种影响和后果：9 g E% Y c% Y Q+ a8 7 x1.时序；2.噪声；3.电磁干扰。理解：具体产生以上问题还没有细致研究过。待成为半神再来解释。* G9 T+ q4 m2 Q5 Y, oj. aSI特定噪声源：1.单一网络的信号完整性；在信号路径或返回路径上由于阻抗突变而引起的反射与失真；, h) p2 g1 . H- 2 G+ f& v$ 2.两个或多个网络间的串扰；和理想回路与非理想回路耦合的互容互感。2 U; T* D, X2 T% i3.电源和地分配中的轨道塌陷；在电源、地网络中的电压变化! O6 a) B9 a G N d8 V4.来自整

12、个系统的电磁干扰和辐射。体会：单一网络包括从源端，源内阻，传输线，接收端容抗，返回路径。保持信号完整性，就需要尽可能将以上设计成相同阻抗。如果接收与发送不匹配就需要采用T型网络或者型网络进行阻抗匹配。比如视频信号采用的特殊阻抗为75欧姆，电路板采用的是50欧姆，其便可使用衰减电路来匹配特性阻抗。4 M& N% Y6 p% zS& u8 D任何改变横截面或网络几何形状的特性都会改变信号所受到的特性阻抗。使信号所感受到的阻抗突变如下：$ t. o9 R% o( N$ A( s+ 9 G1.线宽的变化；2.层转换；3、返回路径平面上的间隙；4.接插件5.分支线，T型线或者桩线；6.网络末端。体会：需

13、要注意的是网络末端和接插件，网络末端可以端接一个匹配同阻抗的电阻（引出问题为消耗额外功率，以及减少电流。电阻并接在网络中，存在一个问题即电压为源端电压减去传输线分压。电流为源电流减去各个分支电流。如果源端为电流驱动类型，则有可能导致接收端灌电流太小，驱动不了）接插件可以并接一个电容至地。) S- H2 k1 b# P G; A8 Z+ C定义：突变令阻抗发生变化的所有特征称之为突变。$ d5 m- e% u7 x& ; r3 $ t振铃：通常认为是因为阻抗突变造成的反射引起的振铃。不知道振铃的幅值计算是应该采用反射系数来算还是采用Q值来计算。这个待晚上好好研究一下。实现单一网络信号完整性办法：

14、1设计均匀传输线，即阻抗可控传输线；2.优化拓扑结构；3.在关键位置放置电阻来控制反射。体会：1，没什么说的。特性阻抗恒定的传输线才能保证信号反射最小。; o. B6 P4 E! c8 x1 b- h: n mb# x2,优化拓扑结构。这个有些疑问，一条菊花链形状的拓扑，每个接收端都相当于一个小电容（负载电容） 那么距离信号越近的接收器，所接收到的信号越好，每过一个接收器，都相当于在线路的固定地点加上一个电容。假设接收端与传输线的分支足够短，那么岂不是相当于在分支点并接一个电容么？造成分支点的阻抗发生变化，Tr变大并且造成反射？假设接收端很多。那么越往后上升沿时间越长，并且信号波形失真也越严重

15、。我的猜想是在一定的结构中，哪怕你做的SI再完美，驱动端的电流再怎么大。信号的频率都有一个局限。过了这个局限，所在拓扑网络中就会有接收端无法收到完整的信号。局限的大小跟负载电容相关。望论坛高手给予指导，我的猜想是否正确。; * 5 u0 y- F- w3，放置电阻，电阻属于耗能元件可以使反射的能量逐渐变成热量。使波形逐渐变的平稳。原理同现在电路上通常采用的磁珠原理一样。虽然说电容，电感也可以用作特性阻抗的匹配，但属于不耗能元件，只会将反射反弹，而不是消耗。信号完整性两个推论：2 v* Y& r: Y* ?1 P. 推论一：随着上升边的减小，单一网络的信号完整性、两个或多个网络间的串扰、轨道塌陷

16、、EMI这四个问题都将会严重。上升边的减小通常指的是dI/dt或dV/dt ，上升边越短意味着dI/dt或dV/dt越大。+ p6 s* X) t6 * _: + q0 I. m推论二：解决信号完整性的有效办法很大程度上基于对互联线阻抗的理解。理解：dI/dt或dV/dt 表示的是在高频信号下，电容和电感对信号的影响。掌握好电容和电感的规律，即可掌握信号的变化。 对于推论二，互联线阻抗（电抗）的阻值同样是建模后各项容抗、感抗、阻抗的串联并联之和。信号完整性处理的唯一办法是尽量让信号感受不到阻抗的变化。这样就很大程度上减少了SI问题。8 |; Q8 _$ b, ; f, O制约最小时间的主要因素

17、有三个：门输入端读取操作所需的信号建立时间，按顺序切换所有门固有的总时间，以及信号经系统传播到需切换的所有门时间。理解：以上为选择芯片的准则，考虑到裕量问题，即可知道选多大的上升时间合适，多大的上升时间可有效的被门接收。在设计的过程中，在满足设计情况的条件下，选择上升时间最慢、时钟频率最低的芯片。可以大大减少SI问题。简单估算上升时间（经验算法） Tr= 1/(10*F) F：为时钟频率，单位为GHZ; Tr:单位为ns.第二章还有公式可以计算上升时间，即Tr=0.07/F 由于两个都是估算值，所以精度都不够。想获得精准的上升时间最主要的还是看datasheet中给定的值。或者使用示波器测量，

18、通过波形来获得上升时间。* O: n% R0 V4 v0 B3 x8 T6 I小结：1.信号完整性问题关系的是用什么样的物理互联线才能保证芯片输出信号的原始质量。d/ V5 A: w% o! K w6 R2.SI问题一般分为四种：1.单一网络的SI；2.串扰；3.轨道塌陷4.EMI;3.随着制造工业的进步，时钟将会越来越快，导致上升边越来越短。+ r& Z# N; 8 S+ r/ x0 J$ I4.为了发现、修正和防止信号完整性问题，必须将物理设计转化为等效的电路模型并用这个模型来仿真出波形，以便在制造产品之前预测其性能。4 W/ N* e% 3 X5.SI信号设计分析四种：1.经验法则2.解

19、析近似（公式计算）3.仿真4.测量。6.解决SI问题一般性方法。1.信号质量：设计最小的阻抗变化，让接收端感受不到阻抗的变化；2.串扰：保持线条间的间隔大于最小值，并增加与返回电路的互感。并且将网络之间的耦合长度减小。3.轨道塌陷：使电源、地的阻抗最小，并减少回路电流变化量。4.EMI：使带宽最小，地阻抗最小。必要时可采用屏蔽措施。( b; K4 e5 W7 H& t个人理解：电容的基础是电场，用电场分析便可得到电容的全部特性；电感的基础是磁场，用磁场分析便可得到电感的全部特性。定义：时域：客观存在的域，以时间为坐标描述信号的变化。频域：数学构造的域，以正弦波来描述信号的组成。其为时间的一个切

20、点。谐波：频谱中的每一分量称之为谐波。电流的直流分量即为零次谐波的频率。/ z# e; - b7 T0 A/ w; P$ O9 X, a带宽：有效的最高正弦波频率分量。表示电路能体现（通过）频谱中有效的最高正弦波频率分量。 带宽概念本是一个近似值，实际上是一个经验法则，只是粗略的确定了实际波形中频率分量的幅度从哪一点开始比理想方波下降的快。理解：时域的图形为平行于纸面；频域的图形为垂直于纸面，且任何时间的波形都为时间切面波形的集合（信号叠加）。时域图有助于直观表达，频域图有助于计算和分析。频域由于为了计算方便经常取舍，故表达出的图形没有时域图完整。0 n4 X( w, d) L* P正弦波四个

21、性质：1.时域中的任何波形都可由正弦波的组合完全且唯一地描述；2.任何两个频率不同的正弦波都是正交的。如果将两个正弦波相乘并在整个时间轴上求积分，则积分为零。这说明可以将不同的频率分量相互离开。7 3 w5 y* m s% Y, 1 u# v3.正弦波有精确的数学定义。. 7 jv8 r. z( f/ A2 ?; Zxa4.正弦波及其微分值处处存在，没有上下边界。现实世界是无穷的，因此可以用正弦波来描述现实中的波形。理解：感觉没啥用，除了第二条。第二条可以在硬件设计上用来分离信号。6 F4 / O! D8 B) y0 7 n. d+ k一正弦波特征：描述正弦波三要素：1.频率；2幅度；3.相位

22、。角频率公式：w=2n*f （为希腊字母，）单位：w角频率，单位rad/s; f：正弦波频率Hz。二理想方波的频谱：谐波幅度公式An=2/（n*）An: n次谐波的幅度；n谐波次数。方波中n为奇数。归纳：正弦波频率分量及其幅度的集合称为频谱，每一分量称为谐波。& D1 S% 1 , |$ - m+ Z: e6 K4 零次谐波就是直流分量值。理想方波零次谐波幅度为0.5V。对于理想方波占空比为50%这一特殊情况，偶次谐波的幅度为0；任何谐波的幅度都可以由2/n计算得来。8 T1 F9 Y6 u. E- z% |理解：以上为理想方波的特点。实际的波形即按照自身的频谱化为相对应的方波，从而依靠方波来

23、推导实际的波形。6 U7 b4 4 0 p9 B三、带宽对上升时间的影响。带宽影响：对Tr有影响，带宽公式：bw=0.35/Trbw带宽，单位：GHz；Tr：单位ns;8 O0 _/ W5 k. E j8 四有效的。有效性定义：实际波形的谐波分量开始比1/f下降的快的多是哪个频率点，此点称之为拐点频率。理解：又可称为转折频率。计算公司为F_knee=0.5/Tr。不明：转折频率与带宽相差0.15个点。这个如何理解？带宽与转折频率都是描述信号频谱开始大幅度衰减。描述的相同为何值不同？这两个术语应用场合在哪里？ N; V/ U/ # p: H- R3 1 Y注：为了减少EMI设计时应在所有信号中采

24、用尽可能低的带宽。五带宽和时钟频率-经验法则：bw=5*Fcolck BW:信号带宽近似值，单位：GHz; Fcolck时钟频率，单位：GHz。采用的局限：上升时间为时钟周期的7%这一假设。也就是说最高正弦波频率分量通常是第五次谐波。6 % |8 P+ Z9 x+ B- Z理解：把时钟信号看成是方波，所有公式基于理想方波来考虑，值也都是与理想方波相对的幅值来计算。这个上升时间并不准确，只是作为工程初期大致设计时的经验法则。具体还需要看datasheet。理解：上升时间的计算最简单的为直接测量信号的10%90%的时间，其次是计算利用公式：Tr=2.2l=2.2*RCTr=2.2l=2.2*L/R

25、Tr总=（Trc2+Trl2）1/2。（l称为“涛tao”希腊字母，时间值为上升沿的67%和下降沿的37%）知道了R,C,L的值即可计算上升时间。其次为预估计法，如上所示。( y: T6 n2 e6 M( I六互联线的带宽0 T2 s5 M9 r O1 b, K8 D互联线的带宽：能被互联线传输，且损耗不是很大时的最高正弦波频率分量。9 m5 z2 D4 m& R( W经验法则：有效指标指的是传输的频率分量幅度减少了3DB，也就说幅度减少为入射信号值的70%。这就是经常提到的互联线3DB带宽。- H, 0 u) o5 c3 N理解：互联线的带宽含义为：传输线所能通过的理想方波衰减30%时，理想

26、方波的频率值即为互联线的带宽。书面语言为：互联线的带宽是对互联线所能传输的信号最短上升时间的直接度量。度量公式如上：bw=0.35/Tr 。不明：假设我使用的是一个TTL电路，在临界的高电平电压时，如果衰减幅度30%，那么接收的信号肯定无法识别。那就说明信号并不是有效的。个人感觉怎么应该是高频谐波分量的幅值降低呢？这个需要从新理解。互联线Tr计算公式：Tr出= （Tr进2+ Tr互2）0.5Tr互：表示互联线的本质特征。为传输线特定固有的。也即上面互联线带宽所造成的上升沿限制。经验法则：要使互联线对信号上升时间造成的增量不超过10%，互联线的本征上升时间就要小于该信号上升时间的50%.正常设计

27、大概的裕量皆为10%，所以可以直接采用经验法则来提高设计速度。从频域角度看，为了比较好地传输带宽为1GHz的信号，互联线的带宽应至少为该信号带宽的2倍，即2GHz。理解：传输线特定带宽可通过特性阻抗来计算，就是上面提到的Tr=2.2l=2.2*RCTr=2.2l=2.2*L/RTr总=（Trc2+Trl2）1/2。这几个公式。通过这个可以计算采用多少欧姆特性阻抗可以使用于设计。不必特别迷信50欧姆特殊阻抗。如果制造方便，易于加工。成本又低。完全可以采用20欧姆或者100欧姆的特性阻抗嘛。呵呵写到这想起论坛上前段时间的帖子“论为什么PCB钟情于50欧姆和100欧姆”。其实个人感觉特性阻抗越小越好

28、，越小传输线所造成的Tr影响越小，速度便可越快。我猜想假设一个40G速度的信号，特性阻抗肯定是很小很小的。不然Tr畸变肯定很厉害，眼图估计都能闭合上哈哈。在这个电子发展行业中，始终都是追求最快。估计在过几十年。大家画PCB时的特性阻抗肯定会变低。到时候不知道如何计算的人，估计又得死记硬背那个修改版“线宽=2H” 之类的公式了。我想作为一个设计人员，如果不知道这是如何得来的就不算是个好工程师好设计师，而仅仅是画线的民工。永远走别人走过的路而没有创新。哈哈有些小感触，希望没有得罪大家。写到这想起一件事，在我之前做工程的时候，进行传输线的终端匹配。采用的是120欧姆电阻末端并接。想当年曾经问过带我的

29、师傅为什么。回答是：书上写的。没办法，做工程么，所有的都要统一，以方便日后维修。真所谓尽信书不如无书。其实作为控制反射的120端接电阻，完全可以采用50欧姆或者200欧姆。只要能控制反射，就是最好的方式。本章小结： R- b+ B: ( WR1.时域是真实世界，高速数字性能一般都在时域中测量的。: g9 P- q. . D+ n1 w2.频域是个数学构造，其中拥有许多具体、特殊的准则。7 $ Y0 k3 O* c) Z- P% 3.从时域转向频域去解决问题的唯一原因就是能够更快地得到答案。, v% L0 t 7 V% P: z) u( S+ A4.数字信号的上升时间通常是从终值的10%到90%

30、的时间。5.正弦波是频域中唯一存在的波形。6.傅里叶变换是将时域波形变换成由其他正弦波频率分量组成的频谱。2 Y/ ?& 4 K2 K4 p7.理想方波的频谱的幅度以速率1/f下降。o% 4 d; M# O+ n8.如果去掉方波中的较高频率分量，上升时间就会增加。9.与频率相同的理想方波的同次谐波相比，一般信号的带宽是指有效的最高正弦波频率分量。% t5 w& X% 2 * I* 10.信号带宽是0.35/Tr。这个是很好的经验公式。11.只要信号的带宽减少，上升时间就会增加。1 0 V1 h8 V) h$ b12.测量的带宽是指测量有良好精度时的最高正弦波频率。13.模型的带宽是指模型的预测

31、值与互联线的实际性能能很好的吻合时的最高正弦波频率。14.互联线的带宽是指互联线的性能依然满足指标时的最高正弦波频率。5 S( 9 k6 H! O15.互联线的3DB带宽是指信号衰减小于-3DB时的正弦波频率。定义：信号：变化的电压或电流。阻抗：阻碍传输线各点电荷变化的特有性能。值为V/I；表示为Z.单位：欧姆。7 5 5 s% % s: G. . B阻抗是解决信号完整性问题所使用的方法的核心。/ e! l2 B* E7 j( q& J个人理解：在电路设计和PCB设计时，不需要分数字电路和模拟电路。可以都按照模拟电路来设计。只不过可分为干扰性能差，干扰性能好两部分。光考虑数字而不依模拟信号考虑

32、，那么对干扰的理解将会差一些。对于阻抗来说，其实就是相当于一个放大版本的欧姆定律。一切电路无论什么电路。什么频率这个公式都可以解决相当大的问题。信号完整性同样是由欧姆定律决定的。& d ; T3 V, e2 U* u9 w3 X, Bk, 3 _ Q0 ?1 ?: c本章前言：如果知道互联线的阻抗，那么在生产产品前就可以精确地预测出信号失真的程度和设计是否满足性能指标。8 T8 a2 Y- p6 ?3 如果有性能说明书，并且知道信号的预期状态。（裕量）就可以确定出互联线阻抗的指标。而如果知道几何结构和材料特性如何影响互联线的阻抗，就能够设计横截面积、拓扑结构、材料和选择其他元件以便使得他们符合

33、阻抗指标，并使得产品在首次使用时就可以工作。% A+ U2 u* L4 4 P理解：这算是设计分析吧，刚开始分析信号预期。来符合工程要求。 之后确定阻抗。通过阻抗来设计细节。之后画板子。-ok!# S2 N3 t _& p& J/ a* P& K一用阻抗描述信号完整性。四类可用阻抗描述的基本信号完整性问题：0 D& u C* H& Q4 1.任何阻抗突变都会引起电压信号的反射和失真。互联线的衰减效应是由串联和并联电阻引起的。; X, c- L i! ?. b+ H2.信号的串扰是由相邻互联线的电场和磁场耦合引起的。信号线间的互耦互容产生的阻抗决定了耦合电流的值。PDS阻抗造成轨道塌陷。; s3

34、 d# ?1 - R4.最大EMI根源是流经外部电缆的共模电流。此电流由地平面上的电压引起。 J3 E1 s+ |* i9 X, k* T1 V1 理解：1：没什么可说的，这个在日后有公式。2.引申出电场和磁场的概念。不太好理解，个人认为把他们当成电容和变压器。用这两个有实物的东西来代替电场和磁场的概念比较好。这里想到一个问题。正常PCB设计的50欧姆特性阻抗，大家都按照单一网络设计。其实在PCB上，特性阻抗并不是50欧姆，因为周围的互容和互感同样会造成特性阻抗的变化。对于特殊电路来说，单纯考虑单个网络线宽等于2倍的距地厚度。其实得到的不是50欧姆，所以特殊电路有时会出故障。信号速度越快，出现

35、设计缺陷的几率越大。毕竟传说中的3M原则、2h原则都是经验值，不能代替公式的准确性。3 R! X C5 o7 l% ! E; 3.轨道塌陷产生的根源就一个，相当于在回路中串接一个电阻，导致分压。在外表上看IC的电压变小了。.书上说：在地平面上返回路径的阻抗越大，电压降即地弹越大。由地弹再激起辐射电流。4 K4 & & 8 j二电容、电感的时域阻抗, y( Hv0 tZ! 9 C=Q/V C:单位F；V:两极间的电压差，单位V;Q：表示电容存储的电荷单位为C.理解：实际上，电流并没有流过电容器。理想的电容不属于耗能元件。从能量角度说它相当于一个蓄电池。在电压变化时进行充放电。I=dQ/dT=C*

36、dV/Dt .电容阻抗计算公式：Z=V*dt/C*dVV:电容器两端的电压，d V :电容两端的电压变化量dt：电压变化所经历的时间。* N. h3 - q s% g2 电感：V=L *dI/dt阻抗Z=L*DI/DT*II：表示为流过电感器的电流。& J+ v8 o9 V/ F B$ Q理解：在时域中，电容相当于电压源，阻碍电压的变化。电感相当于电流源，阻碍电流的变化。电容与电感在理想状态下并不消耗能量。与欧姆定律共同计算，便可分析所有信号及所有串扰问题。比如说地弹，地弹的原因就是因为地回路上的电感引起的，当开关关断，回路上串接的电感为了保持之前的电流值，便会以之前的电流方向进行放电，来维持

37、恒流。利用欧姆定律来计算，如果阻抗低的话 那么I*R所得的电压就比较小，地弹的幅度也即相应减小。从能量方向考虑P=UI，可以知道功率较小，所以说，当地的阻抗低的话，地弹的幅度减小，放电时间变长。地的阻抗高的话，地弹幅度大，放电时间较短。% t# U: 8 z# ; r; 5 s) Y; a三：频域中的阻抗1.角频率公式W=2*FF单位 HZ。6 h, q S3 $ b T电阻、电感、电容数学波形：$ o+ |( G k! U q6 ) K8 iZ=R电阻在任何频率时，理想的电阻都为一个恒指。0 G0 r3 V& f* j! T: v2 r- NZ=1/WC*sin(wt)/cos(wt)电容的

38、阻抗幅度为1/WC 。. Q! l+ T+ r7 o8 |6 N流经电容器的电流是余弦波；即相位将发生变化角度为-90。1 P% s- f* c% m! wZ=WL * cos(wt)/ sin(wt)电感的阻抗为Z=IWL .相位变化为90度。计算公式如下：Zc=1/(2*F*C)Zl=2*F*L理解：通过上面两个公式，可知道随着频率的升高，C的阻抗变低，接近于零，电感的阻抗变高，接近于无穷。( n j# I# 2 t, G: & v# Z理解：记得在大学时好像听老师说过 电容相当于微分电路，有邂逅性。电感相当于积分电路，有超前性。微积分可用在滤波情况下，来计算去掉干扰谐波是采用超前还是邂逅

39、。X; O0 o1 l4 h小结：阻抗是一个描述所有信号完整性问题及解决方法的很有效的概念。# a9 n# a v7 . n1 N: S2.阻抗描述了互联线或原件中电压和电流的关系。从根本上说他们是器件两端的电压与流经器件的电流之比。3.不要把构成实际硬件的真实器件与理想器件相混淆，理想电路原件是对真实世界的近视数学描述。4.我们的目标就是创建能非常精确地近视实际物理互联线或元件的理想电路模型。然而带宽的存在，模型即不能精确描述。5.理想电阻的阻值、理想电容器的电容值，和理想电感器的电感值是不随频率变化的常量。6.在频率之中描述电容和电感的阻抗比较简单。/ E6 D4 f( 3 p9 z! W

40、/ l |. & n7.电容阻抗随1/WC变化，电感随WL变化8.建立模型从最简单的模型开始建立。逐渐增加复杂性。+ y- F4 l+ Y: # B* |5理解：阻抗最简单的公式便是Z=U/I ;如果从能量方面考虑 P=UI； 从这两个计算公式推导开，便可分析所有的信号完整性问题是电容过大还是电感过大还是阻抗变化。一电阻的计算公式：R=P*D/AR:电阻值单位为欧姆，P表示导线的体电阻率单位为欧姆*CM ；D表示互联线长度单位为CM；A表示横截面积，单位为CM2二体电阻率的概念：体电阻率为导线特有的基本材料属性。它的数值等于阻值*横截面积/长度。8 Z+ & ) h; D- W0 d. w三单

41、位长度电阻RL概念：导线横截面是均匀的恒定的，单位长度传输线所具有的电阻。单位为欧姆/距离。四方块电阻RSQ! A7 T9 c l& , e2 i8 NRSQ表示为方块电阻，RSQ=R/N; 单位为欧姆；& $ 2 0 s概念：长宽皆为恒定的，呈正方形的块电阻的阻值。理解:体电阻率和单位长度电阻容易混淆。体电阻率为恒定的，而单位长度电阻是跟随横截面而改变单位长度电阻可用来计算传输线的电阻；方块电阻可用来计算平面的电阻。但是所计算的值仅能做为低频时的值，在高频响应阶段还得需要考虑趋肤深度等问题。* F$ 3 O ; * v, : U单位长度电阻可使用方块电阻来计算阻值。经验法则：1oz铜厚度为1

42、.4mil=35UM。 0.5OZ铜厚度为0.7mil。1oz铜的RSQ为0.5毫欧。的RSQ为1毫欧.% / g, w* G1 U: h$ s. 1oz的铜，电阻在20MHZ信号通过时，出现明显的趋肤效应。概念：电容：无论空间有多远，任何两个具有电压差的导体都存在一定量的电容。C:表示的是电容量，即存储的电荷与电压的关系的比值。当电压越大，可存储的电荷越多。影响电容量因素：两个导体距离、两个导体重叠的面积、两个导体重叠面积之间的介质。距离越近、重叠面积越大、介质介电常数越大，则电容越大。理解：减少互容的方式根本上为三条：1.拉开距离；2，减少空间上的重叠面积；3.选择低介电常数的板材；基本上

43、PCB设计所采用的方式为1和2., A. h: R( C; p0 g8 H, R9 G电容中的电流2 & - V! t* O3 m1 9 b流经电容器的电流I= dQ/dt=C*dV/dtI：表示流过电容器的电流； D1 ?, b! f9 _! z# j: dd Q：表示电容器上电荷的变化量；dT：表示电荷变化经历的时间；Dv：表示电压变化值；, N& 4 * a, r8 V& mDt：电压变化所经历的时间。a3 8 y9 o9 O+ u理解：其实电容除了漏电流的存在，本身并不流过电流。以上所说的电流，只不过为了计算方便而采用的数学值。从原理上考虑，因为异相相吸，在正电荷聚集的地方，肯定会有负

44、电荷聚集。而负电荷的运动，造成了负极的电流流动。（负电荷的聚集造成了使流过电容的频谱呈-90相位）。从表面上看，就像电流流过电容器一样。但是理想电容器本身不消耗能量，所存储的能量，在外界适合的时候会向外送出，这时电容器负极也会将所聚集的负电荷释放。一收一放，就把能量传递过去了。平行板电容3 I: I/ ?+ t1 & , f K! 公式：C=E0Er*A/H C= (_r _0 A)/H C:电容量； E0空气介电常数；Er 介质相对介电常数；A，平板面积。H平板间距。由于板周围存在边缘场，实际电容要大于近似值，当平行板间距与板厚想当时，板周围的边缘场产生的电容量与平行板近似预测的电容量相当。

45、理解：考虑边缘场，就要从电场和磁场角度来考虑，由于板并不是理论上的厚度为0的理想状态，所以板的边缘肯定也会发出磁力线向周围空间扩展，当四边的磁力线被底板接收到时，就相当于增加了底板所接收的电场磁场。变相的增加了聚集电荷的能力，所以电容增加了。但这个值不好计算。&*%&*去耦电容的计算：&%&%￥%t=C*裕量*V2/Pt：表示电压下降量达到电源电压裕量的时间，单位秒；C表示去耦电容量，单位为F; 裕量：芯片的电源电压与最小供电电压的比值；9 v; . V; K5 |; g6 i3 P表示芯片的平均功率；V表示电源电压。理解：本公式可以计算去耦电容的值，对于经验用法上的10UF去耦电容，可以省略了。直接用这个来计算所想要的确切的值，留出足够的裕量，那么一个小功率的芯片完全可以采用5UF或1uF 来去耦，即可以降低成本又可以减少PCB板上的空间。- ?, |% x6 V4 / OT 所表示的时间需要参考电源芯片，即电源芯片的反应时间。% Q) b, K S/ Z) m1 h9 m4 通过上面的公式，即可以设计选型电源芯片的型号。单位长度电容。, N# B0 b3 XB单位长