数字电路：第6章 时序逻辑电路

1、第5章 时序逻辑电路时序逻辑电路逻辑电路组合逻辑电路：时序逻辑电路：任一时刻的输出仅取决于该时刻的输入，而与过去的输入无关。任一时刻的输出不仅取决于该时刻的输入，而与过去的输入有关。（无记忆功能）（有记忆功能） 同步时序逻辑电路：各触发器有统一触发脉冲 异步时序逻辑电路：各触发器无统一触发脉冲组合逻辑电路x1xiy1yj输入X输出Y存储电路z1zkq1qmCP触发器控制输入Z触发器状态输出Q组合逻辑电路存储电路x1xiy1yjz1zkq1qmCP输入X输出Y触发器控制输入Z触发器状态输出Q1112121212(,)(,)imjjimyfxxxqqqyfxxxqqq输出方程：驱动方程：状态方程：

2、1112121212(,)(,)imkkimzgxxxqqqzgxxxqqq111121211212(,)(,)nnnnkmnnnnmmkmqhzzzqqqqhzzzqqq5.1 时序逻辑电路的分析 时序逻辑电路中，如果其中所有触发器的时钟输入端都与同一个时钟脉冲相连，则称为同步时序逻辑电路（Synchronous Sequential Logic Circuit），否则就称为异步时序逻辑电路（Asynchronous Sequential Logic Circuit）。前者的速度高于后者，但机构一般比后者复杂。按照输出信号的特点，时序逻辑电路还可分为： 米利（Mealy）型：输出状态不仅与存

3、储电路的状态有关，还与输入有关。 穆尔（Moore）型：输出状态仅与存储电路的状态有关。5.1.1 同步时序逻辑电路的分析步骤1. 根据给定的时序逻辑电路，写出存储电路（如触根据给定的时序逻辑电路，写出存储电路（如触发器）的发器）的驱动方程驱动方程（输入信号的逻辑表达式）。（输入信号的逻辑表达式）。2. 写出存储电路的写出存储电路的状态转移方程状态转移方程，并根据输出电路，并根据输出电路，写出写出输出函数表达式输出函数表达式。3. 由状态转移方程和输出函数表达式，列出状态转由状态转移方程和输出函数表达式，列出状态转移表，或画出移表，或画出状态转移图状态转移图。4. 画画工作波形图工作波形图（时

4、序图）。（时序图）。5. 归纳时序逻辑电路的逻辑功能。归纳时序逻辑电路的逻辑功能。例1. 试分析下图所示的时序逻辑电路解解: :(1) 写出各级触发器的驱动方程（激励函数）写出各级触发器的驱动方程（激励函数）11212, nnnDQDAQQ (2) 写出各级触发器的状态转移方程及输出表达写出各级触发器的状态转移方程及输出表达式。式。111112212, nnnnnQDQQDAQQ_1212nnnnYAQ QAQ QY1DC11DC11A&Q1Q2CP=1=1&米利型(3) 列写状态转移表列写状态转移表1111212nnQQQAQQ A Q2 Q1Q2n1 Q1n1Y 0 0 0

5、 0 0 10 1 00 1 11 0 01 0 11 1 01 1 1 0 1 1 0 1 1 0 0 1 1 0 0 0 1 1 0 00011000_1212YAQ QAQ Q1212AQ QAQ Q根据根据状态转移表画状态转移图状态转移表画状态转移图 A Q2 Q1Q2n1 Q1n1Y 0 0 0 0 0 10 1 00 1 11 0 01 0 11 1 01 1 1 0 1 1 0 1 1 0 0 1 1 0 0 0 1 1 0 00011000Q2Q1A/A/Y Y000110110/00/00/00/11/01/11/01/0可控计数器1Q1C11J1K2Q2C1R& 1

6、J1K3Q3C1&R& 1J1K4Q4C1&R1J1KR&ZCPRD 例2. 试分析下图所示的时序逻辑电路解解: :(1) 写出驱动方写出驱动方程程12131241231nnnnnnTTQTQ QTQ Q Q (2) 写状态方程和输出写状态方程和输出方程方程111121212_13123123_1412341234,nnnnnnnnnnnnnnnnnnnnnnnQQQQ QQ QQQ Q QQ Q QQQ Q Q QQ Q Q Q1234nnnnZQ Q Q Q触发器和门电路都为TTL序号序号现态现态次态次态输出输出ZQ4Q3Q2Q1Q4n+1Q3n+1Q2n+

7、1Q1n+10000000010100010010020010001103001101000401000101050101011006011001110701111000081000100109100110100101010101101110111100012110011010131101111001411101111015111100001(3) 列写状态转移表列写状态转移表0000/0Q4Q3Q2Q1/ /C C111111101101110010111010100110000100010101100111000100100011/0/0/0/0/0/0/0/0/0/0/0/0/0/0/1

8、根据根据状态转移表画状态转移图状态转移表画状态转移图(4) 画工作波形图画工作波形图 (5) 功能归纳功能归纳: 每经过每经过1616个脉冲，电路状态循环一次，且输个脉冲，电路状态循环一次，且输出一个高电平。该时序逻辑电路是出一个高电平。该时序逻辑电路是1616分频器。分频器。Q2ZCPQ3Q400000001100010000010001010101010000100011001100100110011101111110000Q10001010101010101016& 1J1KQ0(14)C1&R1& 1J1KC1&R1& 1J1KC1&R1

9、& 1J1KC1&R1&111Q1(13)Q2(12)Q3(11)CO(15)(9)LD(3) D0(4) D1(2) CP(5) D2(6) D3(1) RD(7) EP(10) ET4位二进制同步计数器（CT54161/CT74161）4位同步二进制计数器74161的功能表CPRDLDEP ET工作状态011110111 0 1 01 1置零预置数保持保持（C=0）计数Q0Q1Q2Q3D0D1D2D3EPETCPCLDRD4位同步二进制计数器74161的图形符号741611Q1C11J1K2Q2C1R& 1J1K3Q3C1&R& 1J1K4Q

10、4C1R1J1KR&ZCPRD&Q4 例3. 试分析右图所示的时序逻辑电路nnnnnnnnnnnQKQQQJQQKQQJQKQQJKJ141234123123121421111 ，（1）驱动方程）驱动方程nnnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQQ41412314312312132121412111 （2）状态转移方程）状态转移方程输出方程输出方程nnQQZ14 序序号号现态现态次态次态输出输出ZS(t)代表代表的十进的十进制数码制数码Q4Q3Q2Q1Q4Q3Q2Q10000000010010001001001200100011023

11、0011010003401000101045010101100560110011106701111000078100010010891001000019偏离态偏离态101010110101101001110011010110101001111011110111100001无效状态，正常工作时不会出现。无效状态，正常工作时不会出现。Q4Q3Q2Q1/ /Z Z01111000100100100001000001010110/0/0/0/0/0/0/0/10011/00100/0101111011010110011101111/0/1/0/1/1/0有有效效状状态态偏离状态偏离状态(3) 列写状态

12、转移表，画出状态转移图列写状态转移表，画出状态转移图可以自启动根据状态转移表（图）或状态转移方程作根据状态转移表（图）或状态转移方程作工作波形图工作波形图。CPQ1Q2Q3Q4Z10由图可知：输出信号由图可知：输出信号Z是十进制计数器的进位信号，而输出是十进制计数器的进位信号，而输出信号的周期为计数脉冲信号的周期为计数脉冲CP周期的周期的10倍，因此输出信号也可以视倍，因此输出信号也可以视为计数脉冲为计数脉冲CP的十分频信号。模的十分频信号。模10（十进制）计数器也可看作（十进制）计数器也可看作是是十分频器十分频器。100101010100110011000000111100000000011

13、00000000010000005.1.2 异步时序逻辑电路的分析异步时序逻辑电路中的各级触发器的时钟脉异步时序逻辑电路中的各级触发器的时钟脉冲，不一定都是输入脉冲，因此各级触发器的冲，不一定都是输入脉冲，因此各级触发器的状态转移状态转移不是不是在同一时钟作用下同时发生的。在同一时钟作用下同时发生的。所以，在分析异步时序逻辑电路时，必须注意所以，在分析异步时序逻辑电路时，必须注意各级触发器的时钟信号。各级触发器的时钟信号。5.1.2 异步时序逻辑电路的分析CP11JQC11RQC11R1JQC1&R1KSFF1FF2FF3Q1Q2Q3 例4. 试分析右图所示的时序逻辑电路1K1J1K1

14、312232133111nnnnJQKJKJQ QKQ，（1）驱动方程）驱动方程113111221132131nnnnnnnnnQQ QCPQQQQQ Q QCP（2）状态转移方程）状态转移方程5.1.2 异步时序逻辑电路的分析（3）列状态转移表）列状态转移表113111221133211nnnnnnnnnQQ QCPQQQQQ Q QCP CP1 Q3 Q2 Q1Q3n1 Q2n1 Q1n1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 10 0 10 1 00 1 11 0 00 0 00 1 00 1 00 0 001110011101000

15、1000有有效效状状态态101110根据状态转移表（图）或状态转移方程作根据状态转移表（图）或状态转移方程作工作波形图工作波形图。5由图可知：每输入由图可知：每输入5个脉冲，电路状态循环一次，所以电路个脉冲，电路状态循环一次，所以电路为五进制计数器。为五进制计数器。CP1Q1Q2Q31001000110000010005.1.2 异步时序逻辑电路的分析QCP11JQC11RQC11R1JQC1&R1KSFF1FF2FF3Q0Q1Q2Q3 例5. 试分析下图所示的时序逻辑电路1K1J1KSC1RFF0CP01J1K00131223213311111nnnnJKJQKJKJQ QKQ，（3

16、）列状态转移表）列状态转移表1000113101221133210nnnnnnnnnnnQQCPQQ QQQQQQQ Q QQ（2）状态转移方程）状态转移方程CP0Q3Q2Q1Q0Q3n+1Q2n+1Q1n+1Q0n+1000000010000100101001000112001101003010001014010101105011001116011110007100010018100100009101010111011010011001101110101001110111111110000（1）驱动方程）驱动方程（3）列状态转移表）列状态转移表CP0Q3Q2Q1Q0Q3n+1Q2n+1Q1n

17、+1Q0n+1000000010000100101001000112001101003010001014010101105011001116011110007100010018100100009101010111011010011001101110101001110111111110000Q4Q3Q2Q10111100010010010000100000101011000110100101111011010110011101111有有效效状状态态偏离状态偏离状态根据状态转移表（图）或状态转移方程作根据状态转移表（图）或状态转移方程作工作波形图工作波形图。CP0Q0Q1Q2Q310由图可知：每输

18、入由图可知：每输入10个脉冲，电路状态循环一次，所以电个脉冲，电路状态循环一次，所以电路为十进制计数器。路为十进制计数器。100101010100110011000000111100000000011000005.1.2 异步时序逻辑电路的分析QCP11JQC11RQC11R1JQC1&R1KSFF1FF2FF3Q0Q1Q2Q3 例6. 试分析下图所示的时序逻辑电路1K1J1KSC1RFF0CP01J1K13122321330011111nnnnJQKJKJQ QKQJK，（3）列状态转移表）列状态转移表1131112211332111003nnnnnnnnnnnQQ QCPQQQQQ

19、 Q QCPQQQ（2）状态转移方程）状态转移方程CP1Q0Q3Q2Q1Q0n+1Q3n+1Q2n+1Q1n+1000000010000100101001000112001101003010010004100010015100110106101010117101111008110000009010110100110101001111000110100101110001011110000（1）驱动方程）驱动方程（3）列状态转移表）列状态转移表CP1Q0Q3Q2Q1Q0n+1Q3n+1Q2n+1Q1n+100000001000010010100100011200110100301001000410

20、0010015100110106101010117101111008110000009010110100110101001111000110100101110001011110000Q4Q3Q2Q110101011110000100001000010001001/000110100011001110101110111101111有有效效状状态态偏离状态偏离状态根据状态转移表（图）或状态转移方程作根据状态转移表（图）或状态转移方程作工作波形图工作波形图。CP1Q1Q2Q3Q010由图可知：每输入由图可知：每输入10个脉冲，电路状态循环一次，所以电个脉冲，电路状态循环一次，所以电路为十进制计数器。

21、路为十进制计数器。100100101000110001100000100001000011111000005.1.2 异步时序逻辑电路的分析QCP1R021JQC11RQC11R1JQC1&R1KSFF1FF2FF3&R01S91S92Q0Q1Q2Q374LS290的逻辑电路图1K1J1KSC1RFF0CP01J1K二五十进制异步计数器异步二五十进制计数器74LS290的功能表CP0CP1S91S92R01R02工作状态CPCPQ3CPQ0CP10 0000010000置9置0二进制计数五进制计数十进制计数(8421BCD)十进制计数(5421BCD)注意：8421BCD时四个

22、触发器的输出由高到低依次为Q3 Q2 Q1 Q0； 5421BCD时四个触发器的输出由高到低依次为Q0 Q3 Q2 Q1。S91S92R01R02Q0Q1Q2Q3CP1CP074290S91S92R01R02Q0Q1Q2Q3CP1CP074290CPCPS91S92R01R02Q0Q1Q2Q3CP1CP074290CPS91S92R01R02Q0Q1Q2Q3CP1CP074290CP0000000000000000二进制计数器五进制计数器十进制计数器（5421BCD）十进制计数器（8421BCD）计数器计数器同步计数器同步计数器异步计数器异步计数器加法计数器加法计数器减法计数器减法计数器十进制

23、计数器十进制计数器十六进制计数器十六进制计数器二进制计数器二进制计数器二十进制计数器二十进制计数器循环码计数器循环码计数器时序逻辑电路分析的基本思路时序逻辑电路分析的基本思路逻辑功能逻辑功能输出方程输出方程各触发器特性方程各触发器特性方程状态转换图状态转换图状态转换表状态转换表工作波形图工作波形图电路状态及输出方程电路状态及输出方程各触发器驱动方程各触发器驱动方程时钟信号时钟信号异步异步逻辑电路逻辑电路4位同步二进制计数器74161的功能表CPRDLDEP ET工作状态011110111 0 1 01 1置零预置数保持保持（C=0）计数Q0Q1Q2Q3D0D1D2D3EPETCPCLDRD4位

24、同步二进制计数器74161的图形符号74161同步十进制计数器74160的功能表CPRDLDEP ET工作状态011110111 0 1 01 1置零预置数保持保持（C=0）计数Q0Q1Q2Q3D0D1D2D3EPETCPCLDRD4位同步二进制计数器74160的图形符号74160返回5.2 用集成计数器构成任意进制计数器Q3Q2Q1Q001111000100100100001000001010110/0/0/0/0/0/0/10011/00100/0有效状态有效状态/0/C74160功能表Q0Q1Q2Q3D0D1D2D3EPETCPCLDRD741601CP&1100CPQ0Q1Q2

25、Q31001000011000000110000000001状态持续时间非常短暂（ns级）此图为五进制加法计数器（1）异步置零功能Q0Q1Q2Q3D0D1D2D3EPETCPCLDRD741601CP&1100缺点：由于置零信号随着计数器被置零而立即消失，所以置零信号持续时间极短，如果触发器的复位速度有快有慢，则可能动作慢的触发器还未来得及复位，复位信号已经消失，导致电路误动作。因此可靠性不高，并且进位输出信号要另外产生。一、对于MN的情况已有N进制，要求得到的是M进制（2）同步置数功能Q0Q1Q2Q3D0D1D2D3EPETCPCLDRD7416074160功能表1CP&10

26、0010000进位输出进位输出缺点：进位输出信号要另外产生。思考：如何利用计数器的进位端C直接输出进位信号？Q3Q2Q1Q001111000100100100001000001010110/0/0/0/0/0/0/10011/00100/0有效状态有效状态/0/CCPQ0Q1Q2Q3100100001100000010000000（2）同步置数功能Q0Q1Q2Q3D0D1D2D3EPETCPCLDRD741601CP&011010101进位输出进位输出Q3Q2Q1Q001111000100100100001000001010110/0/0/0/0/0/0/10011/00100/0有效

27、状态有效状态/0/CCPQ0Q1Q2Q3100110001100000000001000直接由计数器的进位端C输出进位信号，但不是加法计数器。对于MN，且M=M1M2的情况例2.用2片74160构成30进制计数器Q0Q1Q2Q3D0D1D2D3EPETCPCLDRD74160(1)1CP&1Q0Q1Q2Q3D0D1D2D3EPETCPCLDRD74160(2)10000010111&已有N进制，要求得到的是M进制串行进位：每片的计数使能端均接有效电平，用低位片的进位输出作为高位片的时钟信号。01101100三、对于MN，且M为素数的情况（1）构成100进制计数器（采用并行接法：

28、时钟信号同时接到各片计数器CP端，用低位片的进位输出来控制高位片计数器的计数使能端。）；例3.用2片74160构成29进制计数器（2）相当于MN，且M为素数的情况（1）构成100进制计数器（采用并行接法：时钟信号同时接到各片计数器CP端，用低位片的进位输出来控制高位片计数器的计数使能端。）；例3.用2片74160构成29进制计数器（2）相当于MN的情况，（1）串/并行进位法：低位计数一周，高位计一数；（2）整体置零/置数法：首先将多片N进制计数器接成一个大于M进制的计数器，然后在按照MN的情况处理即可。5.3 其它常用时序逻辑电路5.3.1 寄存器1. 寄存器(74LS175)的原理1DC11

29、1DRD1D1DC1C1C11RRRRCPD0D1D2D3Q0Q1Q0Q1Q2Q2Q3Q3并行输入并行输出RD CP DQn+1 Qn+1 0 1 0 1 1 1 0 0 1 0 1 1 0Qn Qn5.3 其它常用时序逻辑电路5.3.2 移位寄存器 移位寄存器除了具有寄存数码的功能外，还有移位功能。所谓移位就是在移位命令作用下，能够把寄存器中的数码依次向左或向右移动一位。能执行移位操作的寄存器称为移位寄存器（Shift Register）。 5.3 其它常用时序逻辑电路5.3.2 移位寄存器1. 单向移位寄存器的原理1D4Q4C11D3Q3C11D2Q2C11D1Q1C1vI移存脉冲移存脉冲

30、CP1I213243; ; ; nnnDvDQDQDQnnnnnnnQQQQQQvQ314213112I11 ; ; ; 5.3 其它常用时序逻辑电路1I213243; ; ; nnnDvDQDQDQnnnnnnnQQQQQQvQ314213112I11 ; ; ; CP的顺序串行输入vIQ1 Q2 Q3 Q40123401011 0 0 0 0 1 0 0 0 0 1 0 0 1 0 1 0 1 1 0 1串行输入并行输出并行输入串行输出5.3 其它常用时序逻辑电路1D1C1&11D2C1&11D3C1&11D4Q1Q2Q3Q4C1&11移存脉冲移存脉冲CP右

31、移输入右移输入DIR控制控制M左移输入左移输入DIL2. 双向移位寄存器的原理5.3 其它常用时序逻辑电路M=0：左移；：左移；M=1：右移：右移_12_213_324_43;IRILDDMQMDQ MQMDQMQMDQMDM_112_1213_1324_143;nIRnnnILQDMQMQQ MQMQQMQMQQMDM(2)双向移位寄存器的状态转移方程双向移位寄存器的状态转移方程(1)双向移位寄存器的驱动方程双向移位寄存器的驱动方程5.3 其它常用时序逻辑电路1S0S1S0S11111012010011011QQQQSQSRDSSQSSQSSQSSS *的工作状态就可以选择通过控制19401

32、SS2D 5.3 其它常用时序逻辑电路集成的移位寄存器Q0Q1Q2Q3D0D1D2D3DIRS1S0DILCLKRD74LS194RDS1S0CPDILDIRD0D1D2D3Q0Q1Q2Q3功能功能00000清零清零10保持保持111d0d1d2d3d0d1d2d3并入并入10111右移右移10100右移右移11011左移左移11000左移左移100保持保持nQ0nQ1nQ2nQ0nQ1nQ2nQ1nQ2nQ0nQ1nQ2nQ3nQ3nQ1nQ2nQ3nQ0nQ1nQ2nQ3扩展应用（4位 8位）5.3 其它常用时序逻辑电路5.3 其它常用时序逻辑电路3. 移位寄存器的应用Q0Q1Q2Q3D0

33、D1D2D3DIRS1S0DILCPRD74LS194（1）实现串并转换（2）实现乘/除法运算（3）实现脉冲节拍延迟（4）实现计数分频电路、序列信号发生器100 二进制数二进制数1000 二进制数二进制数左移补零，左移补零，乘以乘以5.3 其它常用时序逻辑电路1. 移位寄存器实现的环形环形计数器1D4Q4C11D3Q3C11D2Q2C11D1Q1C1CP0001100000100100Q4 Q3 Q2 Q15.3 其它常用时序逻辑电路1. 移位寄存器实现的扭环形扭环形计数器1D4Q4C11D3Q3C11D2Q2C11D1Q1C1CP0001111100110111Q4 Q3 Q2 Q11110

34、1100100000005.4 时序逻辑电路的设计5.4.1 同步时序逻辑电路的设计1、建立并化简原始状态转换图、建立并化简原始状态转换图2、确定触发器的数目，若原始状态图中有、确定触发器的数目，若原始状态图中有N个状态，则需要个状态，则需要n个触发器，且有：个触发器，且有：3、将原始状态编码，列状态转换表，求状态方程、输出方程、将原始状态编码，列状态转换表，求状态方程、输出方程4、触发器选型，求驱动方程、触发器选型，求驱动方程5、画逻辑图、画逻辑图6、检查电路的自启动特性、检查电路的自启动特性122nnN5.4 时序逻辑电路的设计1101100nnQQQQQ例1. 设计同步四进制计数器（四分

35、频器）1、建立原始状态转换图、建立原始状态转换图100100112、确定触发器数目（、确定触发器数目（2个）个）3、状态编码、列状态表，求、状态编码、列状态表，求状态方程状态方程Q1 Q0Q1n+1 Q0n+1 0 0 0 1 1 0 1 1 0 1 1 0 1 1 0 0S1S2S3S45.4 时序逻辑电路的设计1101100nnQQQQQ例1. 设计同步四进制计数器（四分频器）4、触发器选型、触发器选型选选D触发器，得到驱动方程触发器，得到驱动方程10100,DQQ DQ1DQ0C11DQ1C1CP=15、画逻辑图、画逻辑图5.4 时序逻辑电路的设计1101100nnQQQQQ例1. 设计

36、同步四进制计数器（四分频器）4、触发器选型、触发器选型选选JK触发器，得到驱动方程触发器，得到驱动方程101000,1,1JQ KQJK图略图略5.4 时序逻辑电路的设计例2. 设计一个111串行数据检测器。111串行数据检测器，有一个输入端X和一个输出端Z，输入X为一串随机信号，当连续输入输入三个或三个以上的1时，输出为1，否则输出为0。1、建立并化简原始状态转换图、建立并化简原始状态转换图设设 S0：X输入输入0的状态的状态 S1：X输入一个输入一个1的状态的状态 S2：X输入两个输入两个1的状态的状态 S3：X输入三个输入三个1的状态的状态S3S1S0S21/01/01/10/00/01/10/00/0X/ZSI多余5.4 时序逻辑电路的设计有三个独立的状态。选定触有三个独立的状态。选定触发器的个数发器的个数n为为2。两个触发。两个触发器可以有四个状态，我们取器可以有四个状态，我们取其中的三个状态，如取其中的三个状态，如取S0=00, S1=01, S2=10。S1S0S21/01/00/01/10/