数字电子技术04

1、4 触发器触发器4.1 RS锁存器锁存器4.2 电平触发的触发器电平触发的触发器4.3 主从触发器主从触发器4.4 边沿触发器边沿触发器4.5 触发器的逻辑功能及相互转换触发器的逻辑功能及相互转换 在数字系统中，不但需要能够对二值信号进行逻辑运算和在数字系统中，不但需要能够对二值信号进行逻辑运算和算术运算的组合逻辑电路，还需要算术运算的组合逻辑电路，还需要具有记忆功能具有记忆功能的时序逻辑电的时序逻辑电路将这些信号和运算结果保存起来。路将这些信号和运算结果保存起来。触发器触发器(Flip Flop)(Flip Flop)是最是最基本、最重要的时序单元电路，也是构成时序逻辑电路的基本基本、最重要

2、的时序单元电路，也是构成时序逻辑电路的基本单元电路。单元电路。 触发器的电路结构和触发方式有多种，同时也具有不同触发器的电路结构和触发方式有多种，同时也具有不同的逻辑功能。触发器包括双稳态、单稳态和无稳态触发器等，的逻辑功能。触发器包括双稳态、单稳态和无稳态触发器等，本章所介绍的是双稳态触发器本章所介绍的是双稳态触发器，即其输出有两个稳定状态，即其输出有两个稳定状态0 0状态和状态和1 1状态，能储存状态，能储存1 1位二进制信息。位二进制信息。 触发器由逻辑门电路和适当的反馈电路组成，每个触发触发器由逻辑门电路和适当的反馈电路组成，每个触发器可以存储器可以存储1 1位位二值信息。它具有两个互

3、补的输出端，其输二值信息。它具有两个互补的输出端，其输出状态不仅与当前输入有关，而且与上一时刻的输出有关。出状态不仅与当前输入有关，而且与上一时刻的输出有关。 4.1 RS RS锁存器锁存器4.1.1 RS RS锁存器的电路结构锁存器的电路结构4.1.2 工作原理及逻辑功能工作原理及逻辑功能4.1.1 RS锁存器的电路结构锁存器的电路结构 RS RS锁存器，又称锁存器，又称SRSR锁存器锁存器(Set-Reset Latch)(Set-Reset Latch)，是各，是各种触发器电路的基本构成部分。虽然它也有两个能保持种触发器电路的基本构成部分。虽然它也有两个能保持的稳定状态，但由于它的输出置

4、的稳定状态，但由于它的输出置1 1或置或置0 0操作是由输入的操作是由输入的置置1 1、置、置0 0信号直接完成，不需要触发信号触发，故称为信号直接完成，不需要触发信号触发，故称为锁存器。锁存器。 (a)逻辑图逻辑图 (b)逻辑符号逻辑符号 4.1.2 工作原理及逻辑功能工作原理及逻辑功能 R=0，S=0 若若Q初态为初态为0则次态为则次态为0；若；若Q初态为初态为1则次态为则次态为1。状态保持。状态保持 R=1，S=1在这种状态下，当在这种状态下，当R、S信号由信号由“1”“0”后，由于两个或非门后，由于两个或非门传输时间不等，输出状态将不能确定。（应避免这种情况）。传输时间不等，输出状态将

5、不能确定。（应避免这种情况）。Q0,Q0约束条件约束条件: : SR = 0 R=0，S=1 ，锁存器处于锁存器处于1态，置态，置1（置位）。（置位）。 Q1,Q0 R=1，S=0，锁存器处于锁存器处于0态，置态，置0（复位）。（复位）。 Q0,Q1QSRQ锁存器状态锁存器状态00110101不变不变010不变不变100保持保持置置0置置1不定不定或非门构成的或非门构成的RSRS锁存器的功能表锁存器的功能表 RS RS锁存器的保持和置锁存器的保持和置1 1、置、置0 0功能，是时序逻辑电路功能，是时序逻辑电路存储单元应具备的最基本功能。存储单元应具备的最基本功能。 约束条件约束条件: : SR

6、 = 0SR RS RS锁存器也可以用与非门构成，如下图所示。这个电锁存器也可以用与非门构成，如下图所示。这个电路是以低电平作为有效输入信号的，所以输入端分别用路是以低电平作为有效输入信号的，所以输入端分别用 、 表示。在图示逻辑符号中，输入端的小圆圈表示低电表示。在图示逻辑符号中，输入端的小圆圈表示低电平为实际输入信号，也称低电平有效。平为实际输入信号，也称低电平有效。 (a) (a)逻辑图逻辑图 (b)(b)逻辑符号逻辑符号 SRQQ锁存器状态锁存器状态11001010不变不变011不变不变101保持保持置置0置置1不定不定与非门构成的与非门构成的RSRS锁存器的功能表锁存器的功能表RS锁

7、存器存在以下特点：锁存器存在以下特点： (1) 直接置位直接置位/复位。复位。RS锁存器在没有有效电平输入时锁存器在没有有效电平输入时具有记忆存储功能，可以保持原状态不变。在外加输入信号具有记忆存储功能，可以保持原状态不变。在外加输入信号作用下，锁存器输出状态直接受输入信号所控制，可以实现作用下，锁存器输出状态直接受输入信号所控制，可以实现置位或复位功能。置位或复位功能。 (2) 存在约束。不管是或非门还是与非门构成的存在约束。不管是或非门还是与非门构成的RS锁锁存器都存在约束条件，这就使其应用受到了很大的限制。存器都存在约束条件，这就使其应用受到了很大的限制。 约束条件约束条件: : SR

8、=14.2.1 电路结构电路结构4.2 电平触发的触发器电平触发的触发器4.2.2 工作原理及逻辑功能工作原理及逻辑功能4.2.3 电平触发电平触发D触发器触发器4.2.4 电平触发方式的工作特点电平触发方式的工作特点4.2.1 同步同步RS触发器电路结构触发器电路结构 同步是指触发器状态的改变与时钟脉冲同步是指触发器状态的改变与时钟脉冲CPCP同步。同步。 CPCP功能：触发器的控制端，控制电路由输入信号所决功能：触发器的控制端，控制电路由输入信号所决定的状态触发翻转的时间。即定的状态触发翻转的时间。即S S、R R的选通信号。的选通信号。CPCP优先于优先于S S、R R。我们称。我们称C

9、PCP作用前的输出为作用前的输出为初态（现态）初态（现态），用，用Q Qn n表示表示; CP; CP作用后的输出为作用后的输出为次态次态，用，用Q Qn+1n+1表示。表示。(a)逻辑图 (b)逻辑符号 CP0，G3、G4封锁，封锁，Q不变；不变； CP1， G3、G4打开，打开，锁存器状态由锁存器状态由SR决定决定 。 R=0，S=1，置，置1（置位）（置位） Qn+1=1 R=1，S=0，置，置0（复位）（复位） Qn+1=0 R=0，S=0，保持，保持 Qn+1= Qn R=1，S=1，不定，不定 （特指（特指CP由由1翻转到翻转到0状态后）状态后）约束条件约束条件: : SR = 0

10、4.2.2 工作原理及逻辑功能工作原理及逻辑功能功功能能表表特性方程特性方程（用卡诺图化简）（用卡诺图化简） )(01约束条件RSQRSQnn011100不定不定同步同步RSRS触发器输入波形如下图所示，试画出触发器输入波形如下图所示，试画出输出输出Q Q和和 端的电压波形。设触发器初始状态为端的电压波形。设触发器初始状态为Q Q = 0= 0。 Q不定不定不定不定Q1 2 3 4 5CPSRQ4.2.3 电平触发电平触发D触发器触发器 (a) (a)逻辑图逻辑图 (b)(b)逻辑符号逻辑符号置置1 10 01 11 11 1置置0 01 10 00 01 1保持保持不变不变不变不变0 0功能

11、功能Q QD DCPCPQ Q4.2.4 电平触发方式的工作特点电平触发方式的工作特点 (1) (1) 只有当只有当CPCP为有效电平时，触发器封锁才能被为有效电平时，触发器封锁才能被打开，按照输入信号将触发器输出设置成相应的状打开，按照输入信号将触发器输出设置成相应的状态。态。 (2) (2) 在在CPCP为有效电平期间，输入信号的变化随时为有效电平期间，输入信号的变化随时可以引起输出状态的改变。可以引起输出状态的改变。CPCP翻转为无效状态后，翻转为无效状态后，触发器输出将保持翻转前那一瞬时的状态。触发器输出将保持翻转前那一瞬时的状态。 4.3 主从主从 触发器触发器4.3.1 主从主从R

12、S触发器触发器4.3.2 主从主从JK触发器触发器4.3.1 主从主从RS触发器触发器1. 电路结构电路结构 脉冲边沿触发的主从触发器由两个相同的电平触发同步脉冲边沿触发的主从触发器由两个相同的电平触发同步RSRS触发器组成。其中，由触发器组成。其中，由G G1 1G G4 4组成的触发器称为从触发器，组成的触发器称为从触发器，由由G G5 5G G8 8组成的触发器称为主触发器，因此也常将此电路称组成的触发器称为主触发器，因此也常将此电路称为主从为主从RSRS触发器。主从两个触发器的时钟信号反相。时钟信触发器。主从两个触发器的时钟信号反相。时钟信号号 代表低电平有效代表低电平有效CP2. 工

13、作原理工作原理（1）接收输入信号过程）接收输入信号过程CP=1期间：主触发器控制门期间：主触发器控制门G7、G8打开，接收输入信号打开，接收输入信号R、S，从触发器控制门，从触发器控制门G3、G4封锁，其状态保持不变。封锁，其状态保持不变。（2）输出信号过程）输出信号过程CP下降沿到来时，主触发器控制门下降沿到来时，主触发器控制门G7、G8封锁，在封锁，在CP=1期间接收的内容被存储起来。同时，从触发器控制门期间接收的内容被存储起来。同时，从触发器控制门G3、G4被打开，主触发器将其接收的内容送入从触发器，输出被打开，主触发器将其接收的内容送入从触发器，输出端随之改变状态。在端随之改变状态。在

14、CP=0期间，由于主触发器保持状态不期间，由于主触发器保持状态不变，因此受其控制的从触发器的状态也即变，因此受其控制的从触发器的状态也即Q、Q的值当然不的值当然不可能改变。可能改变。 由于主从由于主从RSRS触发器由两个完全相同的同步触发器由两个完全相同的同步RSRS触发器组触发器组成，因此其逻辑功能表、特性方程和同步成，因此其逻辑功能表、特性方程和同步RSRS触发器相同，触发器相同，唯一的变化就是由电平触发转换为唯一的变化就是由电平触发转换为脉冲边沿触发脉冲边沿触发。4.3.2 主从主从JK触发器触发器1. 电路结构电路结构主从主从RS触发器的缺点：触发器的缺点：使用时有约束条件使用时有约束

15、条件RS=0。 为此，将触发为此，将触发器的两个互补的输器的两个互补的输出端信号通过两根出端信号通过两根反馈线分别引到输反馈线分别引到输入端的入端的G7、G8门，门，这样，就构成了这样，就构成了JK触发器。触发器。2. 工作原理工作原理 1nnnnnnnQKQJQKQQJQRSQ代入主从代入主从RS触发器的特性方程，触发器的特性方程，即可得到主从即可得到主从JK触发器的特性触发器的特性方程：方程：nnKQRQJS 将将主从主从JK触发器没有约束。触发器没有约束。CPCP下降沿（负跳沿）有效下降沿（负跳沿）有效1nnnQJ QKQ4.4 边沿边沿 触发器触发器4.4.1 CMOS传输门构成的边沿

16、传输门构成的边沿D触发器触发器4.4.2 维持维持-阻塞边沿阻塞边沿D触发器触发器4.4.3 利用门电路传输延迟时间的利用门电路传输延迟时间的边沿边沿JK触发器触发器4.4.1 CMOSCMOS传输门构成的边沿传输门构成的边沿D D触发器触发器1. 电路结构电路结构 图示电路中反相器和传输门均为图示电路中反相器和传输门均为CMOSCMOS电路。虽然电路结电路。虽然电路结构也为主从结构，但其却没有一次变化问题，具有边沿触发构也为主从结构，但其却没有一次变化问题，具有边沿触发器的特性，故归为边沿触发器。电路逻辑符号中器的特性，故归为边沿触发器。电路逻辑符号中C1C1前端的前端的“”代表边沿触发，小

17、圆圈代表下降沿有效。代表边沿触发，小圆圈代表下降沿有效。2. 工作原理及逻辑功能工作原理及逻辑功能 TG1导通，导通，TG2断开断开输入信号输入信号D 送入主锁存器。送入主锁存器。TG3断开，断开，TG4导通导通从锁存器维持在原来的状态不变。从锁存器维持在原来的状态不变。 (1) CP=1时时:Q 跟随跟随D端的状态变化，使端的状态变化，使Q =D。 (2) CP由由1跳变到跳变到0 :触发器的状态仅仅取决于触发器的状态仅仅取决于CP信号下降沿到达前瞬间的信号下降沿到达前瞬间的D信号信号 TG3导通，导通，TG4断开断开从锁存器从锁存器Q 的的信号送信号送Q端。端。TG1断开，断开，TG2导通

18、导通主锁存器主锁存器维持原态不变。维持原态不变。 Qn+1=D4.4.3 利用门电路传输延迟时间利用门电路传输延迟时间的边沿的边沿JK触发器触发器边沿触发器的输出仅在时钟脉冲有效沿(上升沿或下降沿)到来时发生翻转 4.5.1 触发器逻辑功能分类触发器逻辑功能分类 4.5 触发器的逻辑功能及相互转换触发器的逻辑功能及相互转换4.5.3 触发器的电气特性触发器的电气特性 4.5.2 触发器功能转换触发器功能转换 4.5.1 触发器逻辑功能分类触发器逻辑功能分类 1D C1 Q Q D CP D 触发器触发器 1J C1 1K Q Q J CP K JK 触发器触发器 1T C1 Q Q T CP

19、T 触发器触发器 1S C1 1R Q Q S CP R RS 触发器触发器1. RS触发器触发器 )(01约束条件RSQRSQnn RS RS触发器的状态转换图触发器的状态转换图 1S C1 1R Q Q S CP R RS 触发器触发器2. JK触发器触发器 1J C1 1K Q Q J CP K JK 触发器触发器1nnnQJQKQ由由JKJK触发器的功能表、特性方程和状态转换图均可看触发器的功能表、特性方程和状态转换图均可看出，当出，当J J = 1= 1，K K = 0= 0时，触发器的次态被置时，触发器的次态被置1 1；当；当J J = = 0 0，K K = 1= 1时，触发器的

20、次态被置时，触发器的次态被置0 0；当；当J J = 0= 0，K K = 0= 0时，触发器状态保持不变；当时，触发器状态保持不变；当J J = 1= 1，K K = 1= 1时，触发时，触发器翻转。在所有类型的触发器中，器翻转。在所有类型的触发器中，JKJK触发器功能最为触发器功能最为全面，它能够执行置全面，它能够执行置1 1、置、置0 0、保持和翻转四种操作，、保持和翻转四种操作，并可通过附加简单的电路而转换为其他功能的触发器，并可通过附加简单的电路而转换为其他功能的触发器，因此在数字电路中有较广泛的应用。因此在数字电路中有较广泛的应用。功能表功能表 Qn DQn+1000011100111 特性方程特性方程Qn+1 = D 状态图状态图3. D触发器触发器 集成双D触发器74HC74 4. T触发器触发器 特性方程特性方程状态转换图状态转换图特性表特性表nQ1n Q011101110000TnnnQTQTQ1 1T C1 Q Q T CP 逻辑符号逻辑符号 5. T触发器触发器 Q Q CP C 逻辑符号逻辑符号 特性方程特性方程nnQQ1时钟脉冲每作用一次，触发器翻转一次。时钟脉冲