第07讲可编程数字量通用IO

1、第七章第七章 可编程数字量通用可编程数字量通用I/O7.0 数字接口的实现和实现方法数字接口的实现和实现方法与外设的信息交互：与外设的信息交互：1 1 数据信息数据信息2 2 状态信息状态信息3 3 控制信息控制信息访问外设的方式访问外设的方式内存和端口统一编址内存和端口统一编址独立的端口编址独立的端口编址7.1 功能概述功能概述F2812F2812：5656个通用数字量输入输出端口个通用数字量输入输出端口(GPIO)(GPIO) 大多为大多为通用通用I/OI/O和和专用功能专用功能复用复用 使用寄存器使用寄存器GPIOMuxGPIOMux来来独立设置每个引脚的功独立设置每个引脚的功能能 控制

2、位为控制位为0 0：相应引脚作为通用数字量：相应引脚作为通用数字量I/OI/O 控制位为控制位为1 1：相应引脚作为专用引脚使用：相应引脚作为专用引脚使用7.2 端口配置端口配置F2812F2812：对所有数字量：对所有数字量I/OI/O进行分组进行分组 每组作为一个端口每组作为一个端口 GPIO-GPIO-A A、B B、D D、E E、F F、G G六组六组 一个物理引脚可以有多种不同的功能一个物理引脚可以有多种不同的功能 可通过软件进行功能设置可通过软件进行功能设置 某一时刻只能用作一种功能某一时刻只能用作一种功能GPIO AGPIOA0 / PWM1GPIOA1 / PWM2GPIOA

3、2 / PWM3GPIOA3 / PWM4GPIOA4 / PWM5GPIOA5 / PWM6GPIOA6 / T1PWM_T1CMPGPIOA7 / T2PWM_T2CMPGPIOA8 / CAP1_QEP1GPIOA9 / CAP2_QEP2GPIOA10 / CAP3_QEPI1GPIOA11 / TDIRAGPIOA12 / TCLKINAGPIOA13 / C1TRIPGPIOA14 / C2TRIPGPIOA15 / C3TRIPGPIO BGPIOB0 / PWM7GPIOB1 / PWM8GPIOB2 / PWM9GPIOB3 / PWM10GPIOB4 / PWM11GPIO

4、B5 / PWM12GPIOB6 / T3PWM_T3CMPGPIOB7 / T4PWM_T4CMPGPIOB8 / CAP4_QEP3GPIOB9 / CAP5_QEP4GPIOB10 / CAP6_QEPI2GPIOB11 / TDIRBGPIOB12 / TCLKINBGPIOB13 / C4TRIPGPIOB14 / C5TRIPGPIOB15 / C6TRIPGPIO DGPIOD0 / T1CTRIP_PDPINTAGPIOD1 / T2CTRIP / EVASOCGPIOD5 / T3CTRIP_PDPINTBGPIOD6 / T4CTRIP / EVBSOCGPIO EGPIO

5、E0 / XINT1_XBIOGPIOE1 / XINT2_ADCSOCGPIOE2 / XNMI_XINT13GPIO FGPIOF0 / SPISIMOAGPIOF1 / SPISOMIAGPIOF2 / SPICLKAGPIOF3 / SPISTEAGPIOF4 / SCITXDAGPIOF5 / SCIRXDAGPIOF6 / CANTXAGPIOF7 / CANRXAGPIOF8 / MCLKXAGPIOF9 / MCLKRAGPIOF10 / MFSXAGPIOF11 / MFSRAGPIOF12 / MDXAGPIOF13 / MDRAGPIOF14 / XFGPIO GGPIO

6、G4 / SCITXDBGPIOG5 / SCIRXDBC28x GPIO 引脚分配 Note: GPIO are pin functions at resetGPIO A, B, D, E includeInput Qualification feature GPIOGPIO内部结构图内部结构图C28x GPIO 功能框图 10MUX Control Bit0 = I/O Function1 = Primary FunctionPinPrimaryPeripheralFunctionI/O DATBit (R/W)InOutI/O DIR Bit0 = Input1 = OutputGPxM

7、UXGPxDIRGPxDATGPxSETGPxCLEARGPxTOGGLEQUALPRDreservedSome digital I/O andperipheral I/O inputsignals include an Input Qualificationfeature信号限定信号限定1、经过、经过GPXDAT寄存器，可读取引脚的任何状态，寄存器，可读取引脚的任何状态，不管处于什么操作方式不管处于什么操作方式2、一些选择的输入信号被、一些选择的输入信号被QUALxCLK限定，它是限定，它是SYSCLKOUT的一个预定标版本。的一个预定标版本。GPxQUAL寄存寄存器说明了合格的采样周期。采

8、样窗口位器说明了合格的采样周期。采样窗口位6个采样周期。个采样周期。当所有的采样都相同时（都为当所有的采样都相同时（都为1或者为或者为0），输出才），输出才能够改变。这种特性能够去除输入信号中所有混有能够改变。这种特性能够去除输入信号中所有混有的不希望的噪音的不希望的噪音信号限定信号限定7.3 数字量数字量I/O寄存器及其应用寄存器及其应用F2812F2812：所有外设寄存器全部分组为外设帧：所有外设寄存器全部分组为外设帧 PF0PF0、PF1PF1、PF2PF2 PF0PF0包括控制包括控制访问内部访问内部FlashFlash和和SARAMSARAM速度速度的控的控制寄存器制寄存器 PF1P

9、F1包括绝大部分外设控制寄存器包括绝大部分外设控制寄存器 PF2PF2主要用于主要用于CANCAN模块的控制寄存器模块的控制寄存器TMS320F2812的存储器映射reservedreservedreservedreservedreservedreservedreservedXINT Zone 0 (8K)XINT Zone 1 (8K)XINT Zone 2 (0.5M)XINT Zone 6 (0.5M)XINT Zone 7 (16K)MP/MC=1XINT Vector-RAM (32)MP/MC=1 ENPIE=0reservedreservedreservedreservedC28

10、x GPIO MUX/DIR 寄存器AddressRegisterName70C0hGPAMUXGPIO A Mux Control Register70C1hGPADIRGPIO A Direction Control Register70C2hGPAQUALGPIO A Input Qualification Control Register70C4hGPBMUXGPIO B Mux Control Register70C5hGPBDIRGPIO B Direction Control Register70C6hGPBQUALGPIO B Input Qualification Contr

11、ol Register70CChGPDMUXGPIO D Mux Control Register70CDhGPDDIRGPIO D Direction Control Register70CEhGPDQUALGPIO D Input Qualification Control Register70D0hGPEMUXGPIO E Mux Control Register70D1hGPEDIRGPIO E Direction Control Register70D2hGPEQUALGPIO E Input Qualification Control Register70D4hGPFMUXGPIO

12、 F Mux Control Register70D5hGPFDIRGPIO F Direction Control Register70D8hGPGMUXGPIO G Mux Control Register70D9hGPGDIRGPIO G Direction Control RegisterAddressRegisterName70E0hGPADATGPIO A Data Register70E1hGPASETGPIO A Set Register70E2hGPACLEARGPIO A Clear Register70E3hGPATOGGLEGPIO A Toggle Register7

13、0E4hGPBDATGPIO B Data Register70E5hGPBSETGPIO B Set Register70E6hGPBCLEARGPIO B Clear Register70E7hGPBTOGGLEGPIO B Toggle Register70EChGPDDATGPIO D Data Register70EDhGPDSETGPIO D Set Register70EEhGPDCLEARGPIO D Clear Register70EFhGPDTOGGLEGPIO D Toggle Register70F0hGPEDATGPIO E Data Register70F1hGPE

14、SETGPIO E Set Register70F2hGPECLEARGPIO E Clear Register70F3hGPETOGGLEGPIO E Toggle Register70F4hGPFDATGPIO F Data Register70F5hGPFSETGPIO F Set Register70F6hGPFCLEARGPIO F Clear Register70F7hGPFTOGGLEGPIO F Toggle Register70F8hGPGDATGPIO G Data Register70F9hGPGSETGPIO G Set Register70FAhGPGCLEARGPI

15、O G Clear Register70FBhGPGTOGGLEGPIO G Toggle RegisterC28x GPIO 数据寄存器C28x GPIO 数据寄存器 GPADAT/GPASET/GPACLEAR/GPATOGGLE寄存器与寄存器与I/O映映射寄存器射寄存器GPAMUX及及GPADIR寄存器有相同的位寄存器有相同的位 GPADAT寄存器是可读写寄存器。读该寄存器将返回限定后寄存器是可读写寄存器。读该寄存器将返回限定后的输入的输入I/O脚的信号状态。写此寄存器将把对应的状态作为设脚的信号状态。写此寄存器将把对应的状态作为设置的的置的的I/O信号输出信号输出 GPASET寄存器是只写寄存器（读返回寄存器是只写寄存器（读返回0），将对应的），将对应的I/O信号信号脚写脚写1，将使该，将使该I/O信号置为高电平，写信号置为高电平，写0无效无效 GPACLEAR寄存器是只写寄存器（读返回寄存器是只写寄存器（读返回0）将对应的将对应的I/O信号端写信号端写1，将使，将使I/O置为低电平，写置为低电平，写0无效无效 5. GPATOGGLE寄存器是只写寄存器（读返回寄存器是只写寄存器（读返回0）。将对应的）。将对应的I/O信号脚写信号脚写1，将翻转，将翻转I/O脚的信号电平，写脚的信号电平，写0无效。无效。7.3.1 I/O7.3.1 I/O复用