第6章存储器讲述

1、第第6 6章章 存储器存储器教学内容教学内容 6.1 概述 6.1.1 存储器的分类 6.1.2 半导体存储器的性能指标 6.2 随机存取存储器RAM。 6.2.1 半导体存储器一般结构及组成 6.2.2 静态RAM 6.2.3 动态RAM 6.2.4 RAM存储器容量的扩展方法 6.2.5 RAM存储器与CPU的连接 6.3 只读存储器ROM 6.3.1 只读存储器的结构 6.3.2 只读存储器的分类 6.3.3 PROM基本存储电路 6.3.4 典型PROM芯片简介 6.4 高速缓存存储器Cache 6.5 存储器系统与CPU系统连接实例。 6.5.1 EPROM、RAM、子系统与CPU主

2、系统的连接 6.5.2 8086CPU的最小模式与静态RAM的连接 6.5.3 存储器芯片同CPU连接时要注意的问题教学目标教学目标 1 掌握半导体存储器的分类及特点。 2 了解半导体存储器的性能指标、结构。 3 理解静态RAM、动态RAM与ROM的结构特点。 4 理解存储器系统与CPU系统的连接方法。重点内容 1 存储器的分类、特点及性能指标。 2 半导体存储器的结构。 3 静态RAM结构。 4 动态RAM结构。 5 RAM存储容量的扩展方法。 6 RAM存储器与CPU的连接。 7 ROM结构及及分类。 8 存储器系统与CPU系统的连接实例。难点内容难点内容 存储器系统与CPU系统的连接实例

3、。学时数学时数 4学时6.1 6.1 概述概述6.1.1 6.1.1 存储器的分类存储器的分类 按信息存储方式，半导体存储器可分为随机存取存储器RAM和只读存储器ROM。 随机存取存储器RAM存储器中的信息可随时读出或写入。写入是高速的、无限次的。断电后存储器中的信息丢失。 只读存储器ROM在工作状态下只能读出不能写入，或写入时的速度大大低于读出的速度，或只能做有限次的写入（有写入寿命），在断电后存储器中的数据不会丢失。6.1.2 6.1.2 半导体存储器的性能指标半导体存储器的性能指标 1、存储容量 计算机中的存储容量一般以字节B（Byte）为基本单位，更大的单位有KB（1024B）、MB（

4、1024kB）、GB（1024MB）、TB （1024GB）。对于一个具体的使用情况的描述，常用N(存储单元数)M(位数)来表示，如2564即表示256个存储单元，每个存储单元4位。 2、存取速度 内存储器的存取速度一般用最大存取时间或存取周期来描述。 3、功耗 半导体存储器的功耗包括“维持功耗”和“操作功耗”。 “维持功耗”总是小于“操作功耗”。 4、可靠性 可靠性一般是指存储器抗外界电磁场、温度等因素变化干扰的能力。 5、价格6.2 6.2 随机存取存储器随机存取存储器RAMRAM 包括静态RAM和动态RAM。6.2.1 6.2.1 半导体存储器一般结构及组成半导体存储器一般结构及组成 1

5、、存储矩阵 基本电路能够寄存二进制信息的电路。 存储体基本电路的集合体，常用的有N1、N4、N8。 2、地址译码器 将CPU送来的地址信号进行译码产生选通信号，以选中地址指定的存储体。译码的方式可分为单译码和双译码。 （1）单译码方式 每个存储体使用一根选通信号线，选通信号有效则存储体被选中。选通信号线的数量与存储体数量相同。 （2）双译码方式 每个存储体由2根选通信号控制（行、列选通），只有2个选通信号同时有效，存储体才会被选中。选通信号线的数量大大低于存储体数量。 3、存储器控制电路 读写控制信号有以下几种表示方法： （1）OD( Output Disable )： 输出禁止引线端。高电平

6、有效。 （2）OE(Output Disable)： 输出开放引线端。高电平有效。 （3） （Read/Write）：读/写控制引线端。高电平为读，低电平为写。 （4） ：写开放引线端，低电平有效时，数据总线上的数据被写入被寻址的单元。 4、三态双向缓冲器 三态：高电平、低电平和高阻态。 三态双向缓冲器的作用：使存储体在被读、写时与外部总线连通，其他状态下与外部总线隔离（高阻态）。W/RWE6.2.2 6.2.2 静态静态RAMRAM 1、NMOS静态基本存储电路 （1）NMOS静态基本存储电路 1）NMOS静态基本存储电路的组成。一个NMOS静态基本存储电路能存储一位二进制信息，电路结构如图

7、6-5所示。它由T1T6六个晶体管、字（或行）选线、D和 数据或位线组成。 T1T4构成一个双稳态触发器，T1、T3为负载管，T5、T6的栅极受地址译码信号（字选线或行选线）的控制。WE 2）NMOS静态基本存储电路的工作过程 静止状态：有两种稳定状态，T1导通T3截止为“1”， T3导通T1截止为“0”。 读出操作：T5、T6导通，进行非破坏性读出。 写入操作： T5、T6导通，强制使T1T4构成的双稳态触发器跟随外部状态。 （2）CMOS静态基本存储电路 1）CMOS静态基本存储电路的组成：CMOS静态基本存储电路如图6-6所示。T3、T5为N沟增强型MOS管，它们交叉耦合，组成一个触发器

8、。负载管T2、T4为P沟增强型MOS管， T1、T6是N沟增强型MOS管，作为控制门。 T2、 T3、 T4、 T5组成了一个双稳态触发器电路。 2）CMOS静态基本存储电路工作过程：与NMOS类似。 2、静态RAM的电路结构 图6-7是静态RAM芯片的结构示意图，其容量为2561位，图中每一个方框代表一个6管的基本存储单元。当A7A0输入地址00010010时，经过地址双译码，在 、 或 、 的控制下，可实现对18号基本存储单元读出或写入。对256个字节的SRAM，可将8片相同的芯片联在一起，就构成2568位的SRAM，访问时，8片芯片中位置相同的基本存储单元将被同时，即8位数据可同时进行读

9、写，实现对字节的操作。OECECEWE 3、静态RAM芯片举例 6116是一种高速静态CMOS随机存储器。容量为20488位。6.2.3 6.2.3 动态动态RAMRAM 1、动态基本存储电路 (1) 动态基本存储电路的组成 动态基本存储电路是用MOS管的栅极和源极之间的寄生电容保存电荷的方式来存储信息的，由于单管集成度高而被广泛采用。 图6-9所示为动态基本存储电路的结构。它由单个场效应管Q1构成，C1为它的极间电容（用来以有无电荷的方法保存信息）。Q1、Q2分别为行、列选通控制。 （2）动态基本存储电路的操作过程 当行、列选通后Q1、Q2导通，即可对存储器进行读、写。由于分布电容C2的存在

10、，会使C1上的电荷向C2上作部分转移，导致C1上的电荷减少。即这种读出是破坏性的，在读出后需要对C1充电。 2、动态存储器芯片举例（略） 3、动态存储器的刷新方式 由于电容总存在漏电，经过一段时间后，电容上的电荷就会不足以表示其应有的状态。为了解决这个问题，每隔一段时间就必须为电容充电一次，这就是刷新。CPU利用刷新周期进行刷新操作，刷新周期往往与读/写周期相等。根据刷新周期时间的不同，通常有三种刷新方式： （1）定时集中刷新方式。在信息保存的允许时间内，集中一段时间对所有存储器进行刷新。刷新期间不能对存储器进行读写。 （2）非同步的刷新方式。系统定期刷新，与CPU操作无关。需要设置读写周期与

11、刷新周期的选择电路，当二者冲突时，会增加读写周期的时间。 （3）同步刷新方式。在指令每个指令周期中利用CPU不进行读写操作的时间进行刷新操作，避免了额外的刷新时间。 4、同步刷新方式实例（略） 随机存取存储器RAM的特点：存储器中的信息可随时读出或写入。写入是高速的、无限次的。断电后存储器中的信息丢失。 静态RAM与动态RAM的比较： 静态RAM：集成度低（单位芯片上的存储容量小），价格贵，功耗较高，使用方便，速度快。 动态RAM：集成度高（单位芯片上的存储容量大），价格便宜，功耗低，因为需要刷新而使用不太方便，工作速度低于静态RAM。6.2.4 RAM6.2.4 RAM存储容量的扩展方法存储

12、容量的扩展方法 1、位扩展方式 当存储器的位数不够时，可以用多片存储器组合成一个位数更多的存储器。 扩展的方法：各存储器的地址线、片选及读/写控制线均并联，各存储器的数据线独立，获得更多的数据位数。 扩展后存储体数量不变，存储体的位数增加。 2、字扩展方式 当存储器的存储体数不够时，可以用多片存储器组合成一个存储体数更多的存储器。 扩展的方法：各存储器的数据线、地址线及读/写控制线均并联，片选独立用来区分各片地址，一般应使各片地址相邻，获得更多的存储体数。 扩展后存储体位数不变，存储体的数量增加。 3、字位扩展方式 既做位扩展，也做字扩展，即以上两种扩展方式的组合。 在图6-13中，每2片21

13、14（1K4）为一组做位扩展获得1K8的存储器，4组这样的存储器做字扩展获得4K8的存储器。即用8片1K4的存储器获得一个4K8存储器。6.2.5 RAM6.2.5 RAM存储器与存储器与CPUCPU的连接的连接 这里主要讨论静态RAM的情况。 1、数据总线的连接 对于内部有三态缓冲器（目前的存储器基本都有）的存储器，可以直接连接到CPU的数据总线。若系统数据总线上的器件较多，可能在存储器和CPU之间还有数据收发器（如图2-9中的8286） 2、地址总线的连接 CPU的地址总线通常分为两部分：一部分直接与存储芯片的地址线连接（一般是从A0开始的、存储器芯片上使用的那些）；另一部分经译码器译码，

14、产生片选信号与存储器的片选端相连接（一般是高地址部分）。 3、控制总线的连接 在最小系统中使用时，由 、 和 获得存储器所需要的 和 ，如图6-14所示。在最大系统中，则由总线控制器8288产生存储器所需要的读写信号。RDWRIO/MMEMRMEMW6.3 6.3 只读存储器只读存储器ROMROM 只读存储器的特点：在工作状态下只能读出不能写入，或写入时的速度大大低于读出的速度，或只能做有限次的写入（有写入寿命），在断电后存储器中的数据不会丢失。6.3.1 只读存储器的结构6.3.2 6.3.2 只读存储器的分类只读存储器的分类 只读存储器ROM常分为下列三种： 1、掩模式ROM（Mask p

15、rogrammed ROM） 简称ROM，由生产厂家在工厂中将信息用光刻的方法固化在芯片中，在芯片工作过程中只能读，不能写。 2、现场编程ROM 简称PROM，采用熔丝结构，可由用户进行一次性写入，写入是以烧断熔丝的方法完成的，因为熔丝烧断后不能再接通，所以写入是一次性的。 3、可改写的PROM（Erasble Programmable ROM） 简称EPROM，用户可以自行写入，也可以用紫外光照射的方法擦除。 另外还有电擦除的，简称EEPROM。6.3.3 PROM6.3.3 PROM基本存储电路基本存储电路 熔丝式PROM基本存储电路如图6-17所示，它由一个双极型晶体管TXY和行线及列线

16、组成。TXY集电极接正电源VCC，基极接行线X，而发射极则串接一个熔丝后接列线Y。熔丝在通过大电流时将被熔断。6.3.4 6.3.4 典型典型PROMPROM芯片简介（略）芯片简介（略）6.4 6.4 高速缓存存储器高速缓存存储器CacheCache 总线带宽问题：在有了高速的CPU和高速的存储器后，数据的传送速度并不一定就很高，因为连接二者的数据总线的带宽不能很高，所以就限制了CPU与存储器之间的数据传送速度。6.4.1 Cache6.4.1 Cache存储器原理存储器原理 1、原理 在主存储器和CPU之间设置小容量的高速存储器Cache，Cache一般使用高速静态RAM，并且放在CPU内，

17、CPU与Cache之间的信息交换速度是很快的。 系统工作时将主存储器中某些当前使用的部分保存在Cache中，对于这一部分，CPU就不再访问主存储器，而是访问Cache，使用完毕后再将Cache中的数据存回到主存储器中。这样就缓解了数据总线带宽不够的矛盾，提高系统的工作速度。 其他略。6.5 6.5 存储器系统与存储器系统与CPUCPU系统连接实例系统连接实例6.5.1 EPROM6.5.1 EPROM、RAMRAM子系统与子系统与CPUCPU主系统的连接主系统的连接 一个8KB EPROM、4KB RAM的存储器子系统与CPU主系统的连接如图6-22所示。 图中2716是2K8位ROM，211

18、4是1K4位静态RAM，8205为4入8出译码器。 图中的 后应接一个反相器。 1 数据总线的连接。 2 存储器使用的地址线的连接。 3 存储器未使用的地址线的连接。 4 译码器与地址分配。IO/M6.5.2 8086CPU6.5.2 8086CPU的最小模式与静态的最小模式与静态RAMRAM的连接的连接 图中2142是1K4位静态RAM，上面两片组成1K8位的低8位存储体，下面两片组成1K8位的高8位存储体。 A0与 配合，可以实现表2-2中的操作。 在 高电平时有效。BHECSIO/M 偶地址选中上面的存储体（与D0D7连接），奇地址选中下面的存储体（与D8D15连接），奇地址总是比偶地址大一个数。所以，无法在一个周期中完成从奇地址开始读/写一个字，必须以分别从奇地址读/写低字节和从偶地址读/写高字节中方式完成。6.5.3 6.5.3 存储器芯片同存储器芯片同CPUC