数字电路与逻辑设计实验指导书

1、数字电路与逻辑设计数字电路与逻辑设计实验指导书实验指导书实验三实验三 三态门实验三态门实验数字电数字电路实验路实验1一、实验目的一、实验目的l. 掌握三态门的逻辑功能和使用方法。掌握三态门的逻辑功能和使用方法。2. 2. 掌握用三态门构成总线的特点和方法。掌握用三态门构成总线的特点和方法。 3. 3. 初步学会用示波器测量简单的数字波形。初步学会用示波器测量简单的数字波形。 数字电路与逻辑设计数字电路与逻辑设计实验指导书实验指导书实验三实验三 三态门实验三态门实验数字电数字电路实验路实验2二、实验所用器件和仪表二、实验所用器件和仪表 1. 二输入四与非门 74LS00 1片2. 三态输出的四总

2、线缓冲门 74LS125 1片 3. 万用表 1块4. 示波器 1台数字电路与逻辑设计数字电路与逻辑设计实验指导书实验指导书实验三实验三 三态门实验三态门实验数字电数字电路实验路实验3三、实验基本原理三、实验基本原理 TTL三态输出门是一种特殊特殊的门电路，它与普通的TTL门电路结构不同，它的输出端除了通常的高电平高电平、低电平低电平两种状态外（这两种状态均为低阻状态），还有第三种输出状态高阻状态高阻状态，处于高阻状态时，电路与负载之间相当于开路相当于开路。 数字电路与逻辑设计数字电路与逻辑设计实验指导书实验指导书实验三实验三 三态门实验三态门实验数字电数字电路实验路实验4ENEN 三态输出门

3、按逻辑功能及控制方式来分有各三态输出门按逻辑功能及控制方式来分有各种不同类型，本实验所用三态门的型号是种不同类型，本实验所用三态门的型号是74LS125三态输出四总线缓冲器，图三态输出四总线缓冲器，图3.1(a)是三是三态输出四总线缓冲器的逻辑符号，它有一个控制态输出四总线缓冲器的逻辑符号，它有一个控制端（又称禁止端或使能端）端（又称禁止端或使能端）EN，EN0为正常工为正常工作状态，实现作状态，实现YA的逻辑功能；的逻辑功能；EN1为禁止状为禁止状态，输出态，输出Y呈现高阻状态。这种在控制端加低电呈现高阻状态。这种在控制端加低电平时电路才能正常工作的工作方式称为低电平使平时电路才能正常工作的

4、工作方式称为低电平使能。能。数字电路与逻辑设计数字电路与逻辑设计实验指导书实验指导书实验三实验三 三态门实验三态门实验数字电数字电路实验路实验5图图3.1(b)为为74LS125引脚排列。表引脚排列。表3.1为功能表。为功能表。EN(a) (b) 图3.1 74LS125三态四总线缓冲器逻辑符号及引脚排列 数字电路与逻辑设计数字电路与逻辑设计实验指导书实验指导书实验三实验三 三态门实验三态门实验数字电数字电路实验路实验6 三态电路主要用途之一是实现三态电路主要用途之一是实现总线传输总线传输，即用一个，即用一个传输通道传输通道( (称总线称总线) )，以选通方式传送多路信息。图，以选通方式传送多

5、路信息。图3.23.2所示，电路中把若干个三态所示，电路中把若干个三态TTLTTL电路输出端直接电路输出端直接连接在一起构成三态门总线，使用时，要求只有需连接在一起构成三态门总线，使用时，要求只有需要传输信息的三态控制端处于使能态要传输信息的三态控制端处于使能态（ENEN0 0）其余其余各门皆处于禁止状态各门皆处于禁止状态（ENEN1 1）。由于三态门输出电。由于三态门输出电路结构与普通路结构与普通TTLTTL电路相同，显然，若同时有两个或电路相同，显然，若同时有两个或两个以上三态门的控制端处于使能态，将出现与普两个以上三态门的控制端处于使能态，将出现与普通通TTLTTL 门门“线与线与”运用

6、时同样的问题，因而是绝对运用时同样的问题，因而是绝对不允许的。不允许的。数字电路与逻辑设计数字电路与逻辑设计实验指导书实验指导书实验三实验三 三态门实验三态门实验数字电数字电路实验路实验7表表3.1 EN输输 入入输输 出出A AY Y0 00 00 01 11 11 10 0高阻态高阻态1 1图图3.2 三态输出门实现总线传输三态输出门实现总线传输数字电路与逻辑设计数字电路与逻辑设计实验指导书实验指导书实验三实验三 三态门实验三态门实验数字电数字电路实验路实验8四、实验内容四、实验内容 1. 74LS125三态门的输出负载为74LS00一个与非门输入端。74LS00同一个与非门的另一个输入端

7、接低电平，测试74LS125三态门三态输出、高电平输出、低电平输出的电压值。同时测试74LS125三态输出时74LS00输出值。 数字电路与逻辑设计数字电路与逻辑设计实验指导书实验指导书实验三实验三 三态门实验三态门实验数字电数字电路实验路实验92. 74LS125三态门的输出负载为74LS00一个与非门输入端。74LS00同一个与非门的另一个输入端接高电平，测试74LS125三态门三态输出、高电平输出、低电平输出的电压值。同时测试74LS125三态输出时74LS00输出值。数字电路与逻辑设计数字电路与逻辑设计实验指导书实验指导书实验三实验三 三态门实验三态门实验数字电数字电路实验路实验103

8、.用74LS125两个三态门输出构成一条总线。使两个控制端一个为低电平，另一个为高电平。一个三态门的输入接1MHz信号，另一个三态门的输入接500KHz信号。用示波器观察三态门的输出。 数字电路与逻辑设计数字电路与逻辑设计实验指导书实验指导书实验三实验三 三态门实验三态门实验数字电数字电路实验路实验11五、实验提示五、实验提示1.三态门74LS125的控制端EN为低电平有效。2.用实验台的电平开关输出作为被测器件的输入。拨动开关，则改变器件的输入电平。数字电路与逻辑设计数字电路与逻辑设计实验指导书实验指导书实验三实验三 三态门实验三态门实验数字电数字电路实验路实验12六、实验接线图和实验结果六

9、、实验接线图和实验结果 1.实验内容1和2接线图 图3.3是实验内容1和2接线图，图中K1、K2和K3是电平开关输出，电压表指示电压测量点。拨动电平开关K3、K2、K1，则改变74LS00一个与非门输入端、74LS125三态门控制端、三态门输入端的电平。 图图3.3 实验实验1和实验和实验2接线图接线图数字电路与逻辑设计数字电路与逻辑设计实验指导书实验指导书实验三实验三 三态门实验三态门实验数字电数字电路实验路实验132.2.当当74LSOO74LSOO引脚引脚2 2为低电平时，测试为低电平时，测试74LS12574LS125引脚引脚 3 3和和74LSOO74LSOO引脚引脚3 3，结果如下

10、：，结果如下：三态门输出高电平 4.09V三态门输出低电平 0.12V三态门三态输出 0.38V74LS00引脚3输出 4.04V数字电路与逻辑设计数字电路与逻辑设计实验指导书实验指导书实验三实验三 三态门实验三态门实验数字电数字电路实验路实验143.当当74LS00引脚引脚2为高电平时，测试为高电平时，测试74LS125引引脚脚3和和74LS00引脚引脚3，结果如下：，结果如下： 三态门输出高电平 4.09V三态门输出低电平 0.12V三态门三态输出 l.50V74LS00引脚3输出 0.10V数字电路与逻辑设计数字电路与逻辑设计实验指导书实验指导书实验三实验三 三态门实验三态门实验数字电数

11、字电路实验路实验154.用三态门构成总线接线图用三态门构成总线接线图图3.4 三态门构成总线数字电路与逻辑设计数字电路与逻辑设计实验指导书实验指导书实验三实验三 三态门实验三态门实验数字电数字电路实验路实验16用三态门74LS125构成总线时，只要将三态门输出并联即可，在任何时刻，构成总线的三态门中只允许一个控制端为低电平，其余控制端应为高电平。图3.4中，K1、K2是电平开关输出。当K1为高电平、K2为低电平时，OUTPUT输出500KHz；当K2为高电平、K1为低电平时，OUTPUT输出1MHz。 K1K1K2K2输出信号周期输出信号周期输出信号频率输出信号频率0 01 11 10 0数字

12、电路与逻辑设计数字电路与逻辑设计实验指导书实验指导书实验三实验三 三态门实验三态门实验数字电数字电路实验路实验17七、实验预习要求七、实验预习要求理解三态门的概念，复习课本中相关内容。八、实验要求八、实验要求1.认真做实验，将每一步所测试的电压值与相关理论知识结合起来，理解三态门三态输出、高电平输出、低电平输出等概念。 2.掌握三态门构成总线的方法，尝试用四个三态门构成总线。 数字电路与逻辑设计数字电路与逻辑设计实验指导书实验指导书实验三实验三 三态门实验三态门实验数字电数字电路实验路实验18九、思考题九、思考题1. 三态门构成总线时，能否在某一时刻有两个控制端同时为低电平？ 2. 在实验1和实验2中，为什么三态门三态输出电压会不同？提示提示：实验1