第二章微机原理

1、第二章第二章 80 x8680 x86微处理器微处理器2.1 2.1 微处理器的发展微处理器的发展1 1、 808680862 2、 80286802863 3、 80386803864 4、 80486804865 5、 奔腾（奔腾（PentiumPentium）6 6、 Pentium Pro Pentium Pro 7 7、 奔腾奔腾IIII8 8、奔腾、奔腾IIIIII9 9、Intel PentiumIntel Pentium 4 2.2 80862.2 8086微处理器微处理器2.2.1 8086CPU2.2.1 8086CPU内部功能结构内部功能结构编程结构：编程结构： 就是指从

2、程序员和使用者的角度应该看到的结构。就是指从程序员和使用者的角度应该看到的结构。 这种结构与这种结构与CPUCPU内部的物理结构和实际布局是有区内部的物理结构和实际布局是有区别的。别的。从功能上分：总线接口部件从功能上分：总线接口部件BIUBIU（Bus Interface UnitBus Interface Unit） 执行部件执行部件EUEU（Execution UnitExecution Unit）。）。状态标志寄存器状态标志寄存器EU控制器控制器暂存寄存器暂存寄存器 1 2 3 4 5 6( 1 6位位)总线控总线控制逻辑制逻辑地址总线地址总线地址加法器地址加法器（20位）位）数据数据

3、总线总线AH AH ALBH BLCH CLDH DLSPBPDISIAXBXCXDXAH CSDSESSSIP内部通讯内部通讯寄存器寄存器ALU数据总线数据总线（16位）位）Q(总线总线)(8位位)执行部件执行部件(EU)总线接口部件总线接口部件(BIU)ALU(队列队列)8086总线总线图图 2.1 8086CPU的内部结构的内部结构1 1、总线接口部件、总线接口部件BIUBIU 总线接口部件的功能：与总线接口部件的功能：与CPUCPU外部（存储器、外部（存储器、I IO O端口）传送端口）传送 指令代码或数据。指令代码或数据。 CPUCPU执行指令的工作分为两个阶段：取指令和执行指令过程

4、。执行指令的工作分为两个阶段：取指令和执行指令过程。(1) BIU(1) BIU的组成的组成 4 4个个1616位的段地址寄存器位的段地址寄存器(CS(CS、DSDS、ESES、SS)SS)、1616位的指令指位的指令指 针寄存器针寄存器 IPIP、2020位的地址加法器、位的地址加法器、6 6字节的指令队列缓冲器、字节的指令队列缓冲器、1616位的内部暂存器和总线逻辑控制器位的内部暂存器和总线逻辑控制器(2) BIU(2) BIU各部件的作用各部件的作用 段地址寄存器段地址寄存器CSCS：1616位代码段寄存器，寄存程序代码段首地址的高位代码段寄存器，寄存程序代码段首地址的高1616位。位。

5、DSDS：1616位数据段寄存器，寄存数据段首地址的高位数据段寄存器，寄存数据段首地址的高1616位。位。ESES：1616位扩展段寄存器，寄存另一个数据段首地址的高位扩展段寄存器，寄存另一个数据段首地址的高1616位。位。SSSS：1616位堆栈段寄存器，寄存堆栈区数据段首地址的高位堆栈段寄存器，寄存堆栈区数据段首地址的高1616位。位。 16 16位的指令指针寄存器位的指令指针寄存器 IPIP：指出当前指令在程序代码段中的：指出当前指令在程序代码段中的 1616位偏移量。位偏移量。 2020位的地址加法器位的地址加法器：用来产生：用来产生2020位物理地址。位物理地址。段基址：段寄存器提供

6、的段基址：段寄存器提供的1616位信息位信息, ,左移左移4 4位。位。偏移地址：偏移地址：EUEU提供的提供的1616位信息或者位信息或者IPIP提供的提供的1616位信息。位信息。 6 6字节的指令队列缓冲器字节的指令队列缓冲器：用来存放预取指令的指令队列。：用来存放预取指令的指令队列。 1616位的内部暂存器位的内部暂存器：暂存输入：暂存输入/ /输出信息的寄存器。输出信息的寄存器。 总线逻辑控制器总线逻辑控制器：以逻辑控制方式实现总线上的信息传送，如：以逻辑控制方式实现总线上的信息传送，如 信息分时传送等。信息分时传送等。2 2、执行部件、执行部件EUEU执行部件的功能就是负责指令的执

7、行。执行部件的功能就是负责指令的执行。( (一一) EU) EU的组成：的组成： 执行部件由执行部件由4 4个通用寄存器（个通用寄存器（AXAX、BXBX、CXCX、DXDX）、）、4 4个专用寄个专用寄存器（存器（BPBP、SPSP、SISI、DIDI）、算术逻辑单元、）、算术逻辑单元、EUEU控制器和标志寄控制器和标志寄存器组成。存器组成。( (二二) EU) EU各部件的作用各部件的作用 4 4个通用寄存器个通用寄存器AXAX：1616位的累加器位的累加器BXBX：1616位的基数寄存器位的基数寄存器CXCX：1616位的计数寄存器位的计数寄存器DXDX：1616位的数据寄存器位的数据寄

8、存器 4 4个专用寄存器个专用寄存器BPBP：1616位的基数指针寄存器位的基数指针寄存器SPSP：1616位的堆栈指针寄存器位的堆栈指针寄存器堆栈：一组寄存器或一个存储区域，用来存放调用子程序或堆栈：一组寄存器或一个存储区域，用来存放调用子程序或 响应中断时的主程序断点地址，以及暂存其它寄存响应中断时的主程序断点地址，以及暂存其它寄存 器的内容。器的内容。当信息存入堆栈或从堆栈中取出信息时，都必须严格按照当信息存入堆栈或从堆栈中取出信息时，都必须严格按照“先进后出先进后出”的规则进行。的规则进行。SISI：1616位的源变址寄存器位的源变址寄存器DIDI：1616位的目的变址寄存器位的目的变

9、址寄存器 算术逻辑部件算术逻辑部件ALUALU：功能有两个：一是进行算术逻辑运算，二是按指令的寻址功能有两个：一是进行算术逻辑运算，二是按指令的寻址 方式计算出所寻址的方式计算出所寻址的1616位偏移地址。位偏移地址。 EUEU控制器：是执行指令的控制电路，实现从队列中取指令、控制器：是执行指令的控制电路，实现从队列中取指令、 译码、产生控制信号等。译码、产生控制信号等。 标志寄存器：标志寄存器：1616位状态标志寄存器（位状态标志寄存器（7 7位未用）存放操作后的状位未用）存放操作后的状 态特征和人为设置的控制标志。态特征和人为设置的控制标志。所用的各位含义如下：所用的各位含义如下：8086

10、8086的标志分两类：状态标志，的标志分两类：状态标志，控制标志。控制标志。状态标志表示前面的操作执行后，算术逻辑部件处在怎样一状态标志表示前面的操作执行后，算术逻辑部件处在怎样一种状态，这种状态会像某种先决条件一样影响后面的操作。种状态，这种状态会像某种先决条件一样影响后面的操作。控制标志是人为设置的，指令系统中有专门的指令用于控制控制标志是人为设置的，指令系统中有专门的指令用于控制标志的设置和清除，每个控制标志都对某一种特定的功能起控制标志的设置和清除，每个控制标志都对某一种特定的功能起控制作用。作用。 1515141413131212111110109 98 87 76 65 54 43

11、 32 21 10 0OFOFDFDFIFIFTFTFSFSFZFZFAFAFPFPFCFCF状态标志有状态标志有6 6个，即个，即SFSF、ZFZF、PFPF、CFCF、AFAF和和OFOF。符号标志符号标志 SFSF（Sign FlagSign Flag） 零标志零标志 ZFZF（Zero FlagZero Flag） 奇奇/ /偶标志偶标志 PFPF（Parity FlagParity Flag） 进位标志进位标志 CFCF（Carry FlagCarry Flag） 辅助进位标志辅助进位标志 AFAF（Auxiliary Carry FlagAuxiliary Carry Flag）

12、溢出标志溢出标志 OFOF（Overflow FlagOverflow Flag）。）。 什么是溢出？什么是溢出？ 例例2.1 2.1 计算机在进行计算机在进行 2345H+3219H 2345H+3219H 运算后，试求状态标志运算后，试求状态标志SFSF、ZFZF、PFPF、CFCF、AFAF、OF OF 的值。的值。 0010 0011 0100 01010010 0011 0100 0101 十十 0011 0010 0001 10010011 0010 0001 1001 0101 0101 0101 1110 0101 0101 0101 1110 SF=0 SF=0，ZF=0ZF

13、=0，PF=0PF=0，CF=0CF=0，AF=0AF=0，OF=0OF=0。例例2.2 2.2 计算机在进行计算机在进行 5439H+456AH 5439H+456AH 运算后，试求状态标志运算后，试求状态标志SFSF、ZFZF、PFPF、CFCF、AFAF、OF OF 的值。的值。 0101 0100 0011 10010101 0100 0011 1001 0100 0101 0110 10100100 0101 0110 1010 1001 1001 1010 00111001 1001 1010 0011SF=1SF=1，ZF=0ZF=0，PF=1PF=1，CF=0CF=0，AF=1

14、AF=1，OF=1OF=1。 控制标志有控制标志有3 3个，即个，即DFDF、IFIF、TFTF。 方向标志方向标志DFDF（Direction FlagDirection Flag）：）： 这是控制串操作指令用的标志。这是控制串操作指令用的标志。 中断标志中断标志 IFIF（Interrupt Enable FlagInterrupt Enable Flag）：）： 这是控制可屏蔽中断的标志。这是控制可屏蔽中断的标志。 跟踪标志跟踪标志TFTF（Trap FlagTrap Flag）：也称单步陷阱）：也称单步陷阱 取指令取指令1 1译码译码1 1 取数取数1 1执行执行1 1 存结果存结果1

15、 1取指令取指令2 2译码译码2 2执行执行2 2CPUCPU时间时间(a) (a) 指令的串行处理指令的串行处理取指令取指令1 1取指令取指令2 2取数取数1 1取指令取指令3 3存结果存结果1 1取指令取指令4 4BIUBIU等待译码等待译码1 1执行执行1 1译码译码2 2执行执行2 2EUEU时间时间(b) (b) 指令的并行处理指令的并行处理图图2.2 2.2 串行处理和流水处理工作原理串行处理和流水处理工作原理2.2.2 8086CPU 2.2.2 8086CPU 内部流水线管理工作原理内部流水线管理工作原理 开始执行程序，开始执行程序，EUEU等待等待BIUBIU提取指令，当提取

16、指令，当BIUBIU使队列不空时，使队列不空时，EUEU和和BIUBIU就开始独立进行工作。就开始独立进行工作。 当当BIUBIU的指令队列中出现的指令队列中出现2 2个空字节时，个空字节时，BIUBIU又会自动把后面又会自动把后面的指令从存储器取到指令队列中，直到指令队列满为止。的指令从存储器取到指令队列中，直到指令队列满为止。 当当EUEU在执行指令过程中必须访问存储器或在执行指令过程中必须访问存储器或I IO,O,端口时，端口时，EUEU会请求会请求BIUBIU去完成访问外部的操作。去完成访问外部的操作。 当指令队列已满，而且当指令队列已满，而且 EUEU又无访问请求时，又无访问请求时，

17、BIUBIU便进入空闲便进入空闲状态。状态。 当当EUEU执行转移指令、调用指令和返回指令时，指令队列中的执行转移指令、调用指令和返回指令时，指令队列中的内容自动清除。内容自动清除。 当遇到程序的执行需要转移，或者某条指令的执行过程中需当遇到程序的执行需要转移，或者某条指令的执行过程中需要访问内存的次数过于频繁，使要访问内存的次数过于频繁，使BIUBIU没有空闲进行指令的提取没有空闲进行指令的提取时，时，EUEU处于等待状态，直到处于等待状态，直到BIUBIU取出指令为止。取出指令为止。2.2.3 8086CPU 2.2.3 8086CPU 的存储器组织的存储器组织地址空间：地址空间：1MB

18、(201MB (20位位) )逻辑段：最大逻辑段：最大64kB,CS,DS,ES,SS64kB,CS,DS,ES,SS。浮动、连续、分开。浮动、连续、分开重叠。重叠。1 1、 存储器分段和段寄存器存储器分段和段寄存器 段首址：各逻辑段的第一个单元的地址。段首址：各逻辑段的第一个单元的地址。段基址：段首址的高段基址：段首址的高1616位。位。段基址根据段的性质存放在相应的段寄存器段基址根据段的性质存放在相应的段寄存器DSDS、ESES、SSSS或或CSCS中。中。偏移地址：段内存储单元距离段首地址的偏移量。偏移地址：段内存储单元距离段首地址的偏移量。段基址和偏移地址都是无符号的段基址和偏移地址都

19、是无符号的1616位二进制数，这两部分位二进制数，这两部分构成了存储单元的逻辑地址。构成了存储单元的逻辑地址。 采用分段结构的存储器中，任何一个采用分段结构的存储器中，任何一个2020位物理地址都是由位物理地址都是由它的逻辑地址变换得到的：它的逻辑地址变换得到的： 物理地址物理地址 = = 段基址段基址1616偏移地址偏移地址段寄存器段寄存器15150 0000000001616位偏移地址位偏移地址1515 0 000000000加法器加法器2020位物理地址位物理地址1919 0 0图图2.4 80862.4 8086物理地址的形成物理地址的形成段寄存器段寄存器CSCSSSSSDSDSESE

20、S基址及指针寄存器基址及指针寄存器CSCSBPBPSPSPSISIBXBXDIDI图图2.52.5段寄存器与其它寄存器的组合段寄存器与其它寄存器的组合2 2、 存储器组织存储器组织 80868086的的1MB1MB存储器，分成了两个存储器，分成了两个 512KB512KB存储区，分别叫奇地存储区，分别叫奇地址区（奇区）和偶地址区（偶区）。址区（奇区）和偶地址区（偶区）。 CS ACS A1818AA0 0512K512K字节字节奇区存贮体奇区存贮体D D7 7DD0 0CS ACS A1818AA0 0512K512K字节字节偶区存贮体偶区存贮体D D7 7DD0 0D D8 8DD1515

21、D D0 0DD7 7A A1 1AA1919A A0 0BHEBHE图图2.6 80862.6 8086存储器的偶区和奇区存储器的偶区和奇区 字节分为奇字节和偶字节。字节分为奇字节和偶字节。 字分为奇字、偶字。字分为奇字、偶字。 对于奇字节、偶字节、奇字、偶字的读写操作，对于奇字节、偶字节、奇字、偶字的读写操作，奇字节、偶字节和偶字操作均可用一个总线周期完成，奇字节、偶字节和偶字操作均可用一个总线周期完成，而奇字操作需二个总线周期，分别用奇字节和偶字节操而奇字操作需二个总线周期，分别用奇字节和偶字节操作来完成。作来完成。 2.2.4 8086 CPU2.2.4 8086 CPU总线周期的概念

22、总线周期的概念 BIUBIU通过系统总线完成对外界（存储器或通过系统总线完成对外界（存储器或I/OI/O端口）的一次端口）的一次访问所需的时间称作一个总线周期。访问所需的时间称作一个总线周期。在计算机中时间的最小单位是时钟周期（一个时钟脉冲的时在计算机中时间的最小单位是时钟周期（一个时钟脉冲的时间长度）。间长度）。 在在8086CPU8086CPU中，一个最基本的总线周期由中，一个最基本的总线周期由4 4个时钟周期组成。个时钟周期组成。 4 4个时钟周期分别称为个时钟周期分别称为4 4个状态，即个状态，即T T1 1状态、状态、T T2 2状态、状态、T T3 3状态状态和和T T4 4状态。

23、除了上述四个状态外，还有等待状态状态。除了上述四个状态外，还有等待状态T Tw w和空闲状态和空闲状态T TI I。图图2.7 2.7 典型的典型的80868086总线周期序列总线周期序列 在在T T1 1状态，状态，CPUCPU往多路复用总线上发出地址信息，以指出要寻往多路复用总线上发出地址信息，以指出要寻址的存储单元或外设端口的地址。址的存储单元或外设端口的地址。在在T T2 2状态，状态，CPUCPU从总线上撤消地址，而使总线的低从总线上撤消地址，而使总线的低1616位浮置成位浮置成高阻状态，为传输数据作准备。高阻状态，为传输数据作准备。在在T T3 3状态，多路总线的高状态，多路总线的

24、高4 4位继续提供状态信息，而多路总线位继续提供状态信息，而多路总线的低的低1616位（位（80888088则为低则为低8 8位）上出现由位）上出现由CPUCPU写出的数据或者写出的数据或者CPUCPU从存储器或端口读入的数据从存储器或端口读入的数据在有些情况下，外设或存储器速度较慢，不能及时地配合在有些情况下，外设或存储器速度较慢，不能及时地配合CPUCPU传送数据。传送数据。 在在T T4 4状态，总线周期结束。状态，总线周期结束。2.2.5 8086CPU2.2.5 8086CPU的引脚信号及工作模式的引脚信号及工作模式 最小模式：在系统中只有一个最小模式：在系统中只有一个8086808

25、6处理器。处理器。 最大模式：在系统中有两个或两个以上的处理器最大模式：在系统中有两个或两个以上的处理器1 1、8086CPU8086CPU的引脚信号的引脚信号GND GND ADAD14 14 ADAD1313 ADAD1212 ADAD1111 ADAD1010 ADAD9 9 ADAD8 8 ADAD7 7 ADAD6 6 ADAD5 5 ADAD4 4 ADAD3 3 ADAD2 2 ADAD1 1 ADAD0 0 NMI NMI INTR INTR CLK CLK GND GND 1 12 23 34 45 56 67 78 89 91010111112121313141415151

26、616171718181919202040403939383837373636353534343333323231313030292928282727262625252424232322222121V VCCCC（+5v+5v）ADAD1515A A1616/S/S3 3A A1717/S/S4 4A A1818/S/S5 5A A1919/S/S6 6BHE/SBHE/S7 7MN/MXMN/MXRDRDHOLD ( RQ/GTHOLD ( RQ/GT0 0) )HLDA ( RQ/GTHLDA ( RQ/GT1 1) )WR ( LOCK)WR ( LOCK)M/IO ( SM/IO (

27、S2 2) )DT/R ( SDT/R ( S1 1) )DEN ( SDEN ( S0 0) )ALE ( QSALE ( QS0 0) )INTA ( QSINTA ( QS1 1) )TESTTESTREADYREADYRESETRESET图图2.8 8086CPU的引脚信号排列的引脚信号排列1 1、最小模式、最小模式1 14040脚的功能定义脚的功能定义（一）（一） 双向引脚信号双向引脚信号 ADAD1515ADAD0 0 地址数据复用线（双向，三态）。第地址数据复用线（双向，三态）。第2 21616引脚分别为引脚分别为ADAD1414ADAD0 0，第，第3939引脚为引脚为ADAD

28、1515。作为功能复用引脚。作为功能复用引脚。（二）（二） 输入引脚信号输入引脚信号（1 1）MN/MN/ 最小最大模式设定（输入，高、低电平均有效）。最小最大模式设定（输入，高、低电平均有效）。 MNMN 1 1，80868086系统工作方式设置为最小模式。系统工作方式设置为最小模式。MN/ =0MN/ =0，80868086设置设置为最大模式工作方式。为最大模式工作方式。（2 2）地线和电源线（输入）地线和电源线（输入） 80868086的的GNDGND有两条（有两条（1 1，2020脚），脚），V Vcccc接入的电压为接入的电压为5V5V1010。（3 3）CLKCLK 系统时钟（输入

29、）。通常与系统时钟（输入）。通常与8284A8284A（时钟发生器）的时钟输（时钟发生器）的时钟输出端出端CLKCLK相连接。相连接。（4 4） RESETRESET 复位信号（输入，高电平有效）。复位信号（输入，高电平有效）。 （5 5）READYREADY “准备好准备好”信号（输入，高电平有效）。信号（输入，高电平有效）。 （6 6） 等待测试信号（输入，低电平有效）。等待测试信号（输入，低电平有效）。 （7 7） NMINMI 非屏蔽中断请求信号（输入，上升沿触发）。非屏蔽中断请求信号（输入，上升沿触发）。 （8 8） INTRINTR可屏蔽中断请求信号（输入，高电平有效）。可屏蔽中断

30、请求信号（输入，高电平有效）。 （9 9） HOLDHOLD总线保持请求信号（输入，高电平有效）。总线保持请求信号（输入，高电平有效）。 （三）（三） 输出引脚信号输出引脚信号（1 1）A A1919A A1616 /S /S6 6S S3 3 地址状态复用线（输出，三态）地址状态复用线（输出，三态）。 S S4 4 S S3 3 状状 态态 0 00 01 11 1 0 01 10 01 1 指示附加段寄存器在使用（可修改数据）指示附加段寄存器在使用（可修改数据）指示堆栈段寄存器在使用指示堆栈段寄存器在使用指示代码段寄存器在使用（或未用任何段指示代码段寄存器在使用（或未用任何段寄存器）寄存器

31、）指示数据段寄存器在使用指示数据段寄存器在使用 表表2.1 S2.1 S4 4、S S3 3代码指示正在使用的段寄存器代码指示正在使用的段寄存器 （2 2） /S/S7 7 数据线高数据线高8 8位开放位开放/ /状态复用线（输出，三态）。状态复用线（输出，三态）。 表表2.2 2.2 、A A0 0代码表示的相应操作代码表示的相应操作 A A0 0 操操 作作 所用数据引脚所用数据引脚 0 00 0从偶地址读从偶地址读/ /写一个字写一个字ADAD1515ADAD0 01 01 0从偶地址读从偶地址读/ /写一个字节写一个字节ADAD7 7ADAD0 00 10 1从奇地址读从奇地址读/ /

32、写一个字节写一个字节ADAD1515ADAD8 80 10 11 01 0从奇地址读从奇地址读/ /写一个字写一个字（分两个总线周期实现，首先作奇字节读（分两个总线周期实现，首先作奇字节读/ /写，然写，然后作偶字节读后作偶字节读/ /写）写）ADAD1515ADAD8 8ADAD7 7ADAD0 0（3 3） 读控制信号（输出，低电平有效，三态）。读控制信号（输出，低电平有效，三态）。 （4 4） 写控制信号（输出，低电平有效，三态）。写控制信号（输出，低电平有效，三态）。（5 5）M M 存储器和存储器和I IO O控制信号（输出，三态）。控制信号（输出，三态）。 （6 6） 中断响应信号

33、（输出。低电平有效）。中断响应信号（输出。低电平有效）。 （7 7）HLDAHLDA 总线保持响应信号（输出，高电平有效）。总线保持响应信号（输出，高电平有效）。 （8 8） ALEALE 地址锁存信号（输出，高电平有效）地址锁存信号（输出，高电平有效） （9 9） DTDT 数据收发控制信号（输出，三态）。数据收发控制信号（输出，三态）。 （1010） 数据允许信号（输出，低电平有效，三态）。数据允许信号（输出，低电平有效，三态）。 二、最大模式二、最大模式24243131脚的功能定义脚的功能定义（l l） 总线周期状态信号（输出，三态）。总线周期状态信号（输出，三态）。 总线周期总线周期

34、82888288控制命令控制命令 0 0 00 0 00 0 10 0 10 1 00 1 00 1 10 1 11 0 01 0 01 0 11 0 11 1 01 1 01 1 1 1 1 1 INTAINTA周期周期I/OI/O读周期读周期I/OI/O写周期写周期暂停暂停取指令周期取指令周期读存储器周期读存储器周期写存储器周期写存储器周期无源状态无源状态 无无 无无 表表2.3 2.3 对应的总线周期及对应的总线周期及82888288的控制命令的控制命令 （2 2）QSQS1 1、QSQS0 0 指令队列状态信号（输出）指令队列状态信号（输出）。 表表2.4 QS2.4 QS1 1、QS

35、QS0 0与队列状态与队列状态QSQS1 1 QSQS0 0 队列状态队列状态 0 00 01 11 1 0 01 10 01 1 无操作无操作从队列缓冲器中取出指令的第一字节从队列缓冲器中取出指令的第一字节清除队列缓冲器清除队列缓冲器从队列缓冲器中取出第二字节以后部分从队列缓冲器中取出第二字节以后部分 （3 3） 、 总线请求总线请求/ /总线允许信号（双向，低电平有效，三态）。总线允许信号（双向，低电平有效，三态）。 （4 4） 总线封锁信号（输出，低电平有效，三态）。总线封锁信号（输出，低电平有效，三态）。1TG/QR0TG/QRLOCK2 2、8086 CPU8086 CPU工作模式的

36、典型配置工作模式的典型配置 (1)(1)最小模式下的典型配置最小模式下的典型配置 RESRES82848284MN/MX RDMN/MX RDCLK WRCLK WRREADY M/IOREADY M/IORESETRESETALEALE A A1919AA15 15 BHE BHE AD AD1515ADAD0 0 DEN DT/ R DEN DT/ RSTBSTB 8282 8282 OR OR 8283 8283 OE OE存储器存储器I/OI/O芯片芯片 8282 8282 OR ORT T 8283 8283OEOE80868086CPUCPU图图2.9 80862.9 8086最小

37、模式下的典型配置最小模式下的典型配置数据总线数据总线地址总线地址总线地址地址/ /数据数据地址地址BHEBHE(2)(2)最大模式下的典型配置最大模式下的典型配置T T OEOE82868286 STBSTB82828282OEOE 8288 8288S S0 0 INTA INTAS S1 1 MRDC MRDCS S2 2 MWTC MWTCDEN IOWCDEN IOWCDT/R IORCDT/R IORCALEALE82848284RESRES MN/MX MN/MX CLK SCLK S0 0READY SREADY S1 1RESET SRESET S2 2 ADAD1515ADA

38、D0 0A A1616AA1919存储器存储器I/OI/O芯片芯片80868086CPUCPUCLKCLK图图2.10 80862.10 8086最大模式下的典型配置最大模式下的典型配置BHEBHE1VCC地址总线地址总线数据总线数据总线2.2.6 8086CPU2.2.6 8086CPU的操作时序的操作时序操作时序可分为：系统复位和启动操作、暂停操作、空操作、操作时序可分为：系统复位和启动操作、暂停操作、空操作、 总线读操作、总线写操作、中断操作、总线总线读操作、总线写操作、中断操作、总线 保持。保持。1 1、系统复位和启动操作、系统复位和启动操作图图2.11 8086CPU2.11 808

39、6CPU的复位操作时序的复位操作时序2、暂停操作、暂停操作 3、总线空操作、总线空操作4、总线读操作、总线读操作总线读操作分两种：最小模式下的总线读操作总线读操作分两种：最小模式下的总线读操作最大模式下的总线读操作最大模式下的总线读操作l）最小模式下的总线读操作最小模式下的总线读操作图图2.12 最小模式的总线读操作时序最小模式的总线读操作时序 T1状态状态CPU完成五个操作：完成五个操作： CPU首先在首先在M线上发出有效电平。线上发出有效电平。 从地址数据复用线从地址数据复用线AD15AD0和地址状态复用线和地址状态复用线A19/S6A16S3发发20位存储器单元地址或位存储器单元地址或1

40、6位位IO端口地址。端口地址。 CPU在在T1状态从状态从 ALE引脚上输出一个正脉冲作地址锁存器引脚上输出一个正脉冲作地址锁存器的地址锁存信号。的地址锁存信号。 CPU在在T1状态通过状态通过S7引脚发有效信号（低电平）。引脚发有效信号（低电平）。CPU在在T1状态使状态使DT/变为低电平，控制数据收发器为接收数变为低电平，控制数据收发器为接收数据状态。据状态。 IOBHET2状态状态CPU完成五个操作：完成五个操作： 地址数据复用线地址数据复用线AD15AD0上地址信号消失，上地址信号消失，AD15AD0进入高阻缓冲期，以便为数据读入作准备。进入高阻缓冲期，以便为数据读入作准备。 地址状态

41、复用线地址状态复用线A19S6A16S3及及S7线，开始输线，开始输出状态信息出状态信息 S7S3，持续到，持续到 T4。 信号开始变为低电平（有效），此信号是用来使数据收信号开始变为低电平（有效），此信号是用来使数据收发器（如发器（如8286）开放。）开放。 信号开始变为低电平有效。此信号被接到系统中所有存储器信号开始变为低电平有效。此信号被接到系统中所有存储器和和IO端口。端口。 DT/继续保持低电平有效的接收状态。继续保持低电平有效的接收状态。 RBHEDENT3状态：状态：存储器或外设把数据放在数据总线存储器或外设把数据放在数据总线ADAD1515ADAD0 0上，为上，为CPUCPU

42、读数据读数据作好准备。作好准备。T Tw w状态：状态： 这是一个等待状态，这是一个等待状态， T Tw w可以为可以为1 1个或多个。个或多个。 T T4 4状态：状态： 在在T T4 4状态和前一状态交界的下降沿处，状态和前一状态交界的下降沿处，CPUCPU对数据总线上的对数据总线上的数据进行采样，完成读取数据的操作。数据进行采样，完成读取数据的操作。 2）最大模式下的总线读操作最大模式下的总线读操作 图图2.13 最大模式的总线读操作时序最大模式的总线读操作时序5、总线写操作、总线写操作总线写操作是指总线写操作是指CPU把数据写入到存储器或把数据写入到存储器或IO端口。端口。 1）最小模

43、式下的总线写操作最小模式下的总线写操作图图2.14 最小模式的总线写操作时序最小模式的总线写操作时序总线写周期和总线读周期操作有何不同？总线写周期和总线读周期操作有何不同？ 写周期下，写周期下，AD线上因输出的地址和输出的数据为同方向，线上因输出的地址和输出的数据为同方向，因此，因此，T2时不再需要像读周期时要维持一个周期的浮空状态以时不再需要像读周期时要维持一个周期的浮空状态以作缓冲；作缓冲； 对存储器芯片或对存储器芯片或IO端口发出的控制信号是端口发出的控制信号是WR，而不是，而不是RD，但它们出现的时序类似，也是从，但它们出现的时序类似，也是从T2开始；开始； 在在DT/引脚上发出的是高

44、电平的数据发送控制信号引脚上发出的是高电平的数据发送控制信号DT，此，此信号被送到信号被送到8286数据收发器控制其为数据输出方向。数据收发器控制其为数据输出方向。 2）最大模式下的总线写操作最大模式下的总线写操作 图图2.15 最大模式的总线写操作时序最大模式的总线写操作时序 2.3 80286微处理器微处理器 2.3.180286 CPU的主要性能的主要性能1、80286是一种先进的是一种先进的16位微处理器位微处理器2、80286 CPU有两种工作方式有两种工作方式（1）实地址方式实地址方式（2）保护虚地址方式保护虚地址方式3、具有存储器管理和保护机构、具有存储器管理和保护机构4、兼容性

45、好、兼容性好2.3.2 80286 CPU的功能结构的功能结构组成：执行部件组成：执行部件EU、地址部件、地址部件AU、 指令部件指令部件IU和总线接口部件和总线接口部件BIU通用寄存器通用寄存器ALUALU及标志及标志寄存器寄存器控制器控制器偏移量或数据偏移量或数据已译码指令已译码指令地地址址部部件件段描述符段描述符CacheCache偏移量加法器偏移量加法器物理地址加法器物理地址加法器段寄存器段寄存器总线接口部件总线接口部件物理地址物理地址存储器操作存储器操作数请求数请求内部数据总线内部数据总线指令部件指令部件图图2.16 802862.16 80286功能结构框图功能结构框图协处理器接口

46、协处理器接口总线控制器总线控制器地址锁存驱动器地址锁存驱动器数据收发器数据收发器预取器预取器3 3条已译码条已译码指令队列指令队列指令译码器指令译码器6 6字节预取队列字节预取队列PEACKPEACKPEREQPEREQ地址总线地址总线控制总线控制总线数据总线数据总线执执行行部部件件16161 1、总线接口部件、总线接口部件BIUBIU组成：协处理器接口、地址锁存驱动器、总线控制器、数据收组成：协处理器接口、地址锁存驱动器、总线控制器、数据收发器、预取器和发器、预取器和6 6字节的预取队列。字节的预取队列。主要作用：处理主要作用：处理CPUCPU和系统总线之间的所有通信和数据传输。和系统总线之

47、间的所有通信和数据传输。2 2、指令部件、指令部件IUIU组成：指令部件组成：指令部件IUIU由指令译码器和已译码指令队列由指令译码器和已译码指令队列主要作用：把指令字节从预取队列中取出，送入指令译码器。主要作用：把指令字节从预取队列中取出，送入指令译码器。3 3、执行部件、执行部件EUEU组成：算术逻辑部件组成：算术逻辑部件ALUALU、标志寄存器、通用寄存器阵列和控、标志寄存器、通用寄存器阵列和控制电路等。制电路等。主要作用：主要作用：EUEU中的控制电路根据已译码指令的中的控制电路根据已译码指令的6969位内部码产生执位内部码产生执行指令所需的控制电位序列，实现对其它部件的控制，完成指行

48、指令所需的控制电位序列，实现对其它部件的控制，完成指令的执行，并根据操作结果影响标志寄存器的标志位。令的执行，并根据操作结果影响标志寄存器的标志位。4 4、地址部件、地址部件AUAU组成：地址部件组成：地址部件AUAU由段描述符高速缓冲存储器、物理地址加法由段描述符高速缓冲存储器、物理地址加法器、偏移地址加法器和段寄存器等。器、偏移地址加法器和段寄存器等。主要作用：在实地址方式下将段基址与偏移地址组合起来形成主要作用：在实地址方式下将段基址与偏移地址组合起来形成 2020位物理地址。位物理地址。2.3.32.3.380286 CPU80286 CPU的寄存器的寄存器1 1、新增标志位、新增标志

49、位80286CPU80286CPU新增了两类标志，占用三个标志位。新增了两类标志，占用三个标志位。（1 1）I IO O特权级特权级标志标志该标志占用两位二进制位（位该标志占用两位二进制位（位1212、1313），四个状态，用来确），四个状态，用来确定需要执行的定需要执行的I IO O操作的特权级操作的特权级。（2 2）嵌套任务标志嵌套任务标志NTNTNTNT标志占用一位二进制位（位标志占用一位二进制位（位1414）。）。 2 2、机器状态字、机器状态字MSWMSW（1 1）允许保护标志允许保护标志PEPE 若若PEPE1 1，则，则8028680286转换成保护方式。转换成保护方式。 (2)

50、(2)监控协处理器扩充标志监控协处理器扩充标志 MPMP 若若MP=1MP=1则系统中有数学协处理器存在；否则数学协处理器不则系统中有数学协处理器存在；否则数学协处理器不存在。存在。（3 3）仿真协处理器扩充标志仿真协处理器扩充标志EMEM若若EMEM1 1，表示采用软件仿真数学协处理器的功能，若，表示采用软件仿真数学协处理器的功能，若EMEM0 0，表示没有采用软件仿真数学协处理器的功能。表示没有采用软件仿真数学协处理器的功能。（4 4）任务转换标志任务转换标志TSTS（Task Switched FlagTask Switched Flag）TSTS由硬件置位，由软件复位。由硬件置位，由软

51、件复位。2 2、机器状态字、机器状态字MSWMSW（1 1）允许保护标志允许保护标志PEPE若若PEPE1 1，保护方式；系统复位后，保护方式；系统复位后，PEPE0 0，实地址方式。，实地址方式。（2 2）监控协处理器扩充标志监控协处理器扩充标志 MPMP若若MP=1MP=1则系统中有数学协处理器存在；否则数学协处理器不则系统中有数学协处理器存在；否则数学协处理器不存在。存在。（3 3）仿真协处理器扩充标志仿真协处理器扩充标志EMEMEMEM1 1，表示采用软件仿真数学协处理器的功能；，表示采用软件仿真数学协处理器的功能；若若EMEM0 0，则否。，则否。（4 4）任务转换标志任务转换标志T

52、STSTSTS由硬件置位，由软件复位。由硬件置位，由软件复位。2.3.4 80286 CPU2.3.4 80286 CPU的存储器寻址的存储器寻址 什么是虚拟存储器？什么是虚拟存储器？它是一种设计技术，采用该技术能提供比实际内存储器大它是一种设计技术，采用该技术能提供比实际内存储器大得多的存储器空间。它由存储器管理机制和一个大容量快速硬得多的存储器空间。它由存储器管理机制和一个大容量快速硬磁盘支持，及时地将虚拟存储空间调入内存或调回磁盘。磁盘支持，及时地将虚拟存储空间调入内存或调回磁盘。 CPUCPU中其它部件中其它部件选择子选择子偏移量偏移量加加法法器器3131161615150 0存储器存

53、储器目标单元目标单元段描述符段描述符段段段基址段基址23230 00 080286CPU80286CPU图图2.182.188028680286保护虚地址方式下的存储器寻址过程保护虚地址方式下的存储器寻址过程2.4 803862.4 80386微处理器微处理器 2.4.12.4.180386 CPU80386 CPU的主要性能的主要性能1 1、灵活的、灵活的3232位微处理器位微处理器2 2、具有、具有3 3种工作方式种工作方式（1 1）实地址方式）实地址方式（2 2）虚地址保护方式）虚地址保护方式（3 3）虚拟）虚拟80868086方式方式3 3、具有段页式存储器管理部件、具有段页式存储器管

54、理部件4 4、兼容性强、兼容性强5 5、高性能的硬件措施、高性能的硬件措施2.4.2 80386 CPU2.4.2 80386 CPU的功能结构的功能结构组成：总线接口部件组成：总线接口部件BIUBIU、指令预取部件、指令译码部件、执、指令预取部件、指令译码部件、执行部件、分段部件和分页部件。行部件、分段部件和分页部件。 1 1、 总线接口部件总线接口部件BIUBIU组成：由请求判优控制器、地址驱动器、流水线总线宽度控制、组成：由请求判优控制器、地址驱动器、流水线总线宽度控制、多路转换多路转换MUXMUX收发器等。收发器等。主要作用：将主要作用：将CPUCPU内部的其它部件与外部总线连接起来。

55、内部的其它部件与外部总线连接起来。2 2、 指令预取部件指令预取部件组成：预取器及预取队列。组成：预取器及预取队列。主要作用：管理着一个预取指令指针和段预取界限。主要作用：管理着一个预取指令指针和段预取界限。3 3、指令译码部件、指令译码部件组成：指令译码器及已译码指令队列。组成：指令译码器及已译码指令队列。主要作用：指令译码部件为指令的执行做好了准备。主要作用：指令译码部件为指令的执行做好了准备。4 4、执行部件、执行部件组成：控制部件、数据处理部件和保护测试部件。组成：控制部件、数据处理部件和保护测试部件。主要作用：将已译码指令队列中的内部编码变成按时间顺序排主要作用：将已译码指令队列中的

56、内部编码变成按时间顺序排列的一系列控制信息，并发向处理器的其它处理部列的一系列控制信息，并发向处理器的其它处理部件，以便完成一条指令的执行。件，以便完成一条指令的执行。数据处理部件的组成：一个算术逻辑部件数据处理部件的组成：一个算术逻辑部件ALUALU、8 8个个3232位通用寄位通用寄存器、一个存器、一个6464位桶形移位器和一个乘法器。位桶形移位器和一个乘法器。5 5、分段部件、分段部件组成：三输入地址加法器、段描述符高速缓冲存储器及界限和组成：三输入地址加法器、段描述符高速缓冲存储器及界限和属性检验用可编程逻辑阵列属性检验用可编程逻辑阵列PLAPLA。主要作用：把逻辑地址转换成线性地址。

57、主要作用：把逻辑地址转换成线性地址。6 6、 分页部件分页部件组成：加法器、页高速缓冲存储器及控制和属性组成：加法器、页高速缓冲存储器及控制和属性PLAPLA。主要作用：将分段部件或代码领取部件产生的线性地址转换成主要作用：将分段部件或代码领取部件产生的线性地址转换成物理地址。物理地址。存储器管理部件存储器管理部件MMUMMU的组成：分页部件、分段部件及总线接口的组成：分页部件、分段部件及总线接口 部件。部件。预取器预取器/界界验校验器验校验器16字节预字节预取队列取队列译码和译码和定序定序控制控制ROM桶形移桶形移位器位器ALU乘乘/除硬件除硬件寄存器组寄存器组保护检保护检测部件测部件地址驱

58、地址驱动器动器流水线流水线总线宽总线宽度控制度控制MUX收收发器发器请求判请求判优器优器有效地址总线有效地址总线有效地址总线有效地址总线状态状态标志标志ALUALU控制控制指令译指令译码器码器已译码指已译码指令队列令队列指令译码器指令译码器ALU总线总线32323输入输入加法器加法器描述符高描述符高速缓冲存速缓冲存储储 器器界限和属界限和属性性 PLA分段部件分段部件MMU加法器加法器页高速缓页高速缓冲存储器冲存储器控制和属控制和属性性 PLA分页部件分页部件3234总线接口总线接口部件部件BIU物理地物理地址总线址总线码码/页表获取页表获取线线性性地地址址总总线线内部控内部控 制总线制总线3

59、2指令预取指令预取代码流代码流偏偏移移量量总总线线执行部件执行部件323232HOLD,INTR,NMIERROR,BUSYRESET,HLDABEBE0 0BEBE3131A A1 1AA3131M/IO,D/CM/IO,D/CW/R,LOCKW/R,LOCKADS,NA,ADS,NA,BSIG,READYBSIG,READYD D0 0DD3131图图2.19 80386 CPU的功能结构的功能结构2.4.3 80386 CPU2.4.3 80386 CPU的寄存器的寄存器80386 CPU80386 CPU共有共有3434个寄存器：个寄存器：1 1、基本寄存器（、基本寄存器（1616个）

60、个）（1 1）3232位通用寄存器（位通用寄存器（4 4个）：个）： EAXEAX、EBXEBX、ECXECX、EDXEDX（2 2）3232位变址寄存器（位变址寄存器（2 2个）：源地址寄存器个）：源地址寄存器ESIESI和目的地址和目的地址 寄存器寄存器EDI EDI （3 3）3232位指针寄存器（位指针寄存器（3 3个）：基地址指针寄存器个）：基地址指针寄存器 EBPEBP、堆栈、堆栈 指针寄存器指针寄存器ESPESP和指令指针寄和指令指针寄 存器存器EIPEIP（4 4）1616位段寄存器（位段寄存器（6 6个）：代码段寄存器个）：代码段寄存器 CSCS、数据段寄存器、数据段寄存器