第九章 嵌入式设计实例2

1、第九章第九章 嵌入式设计实例嵌入式设计实例29.4 音频编码器与处理器的连接设计lIIS IIS 即音讯数据接口，它是即音讯数据接口，它是SONYSONY、PHILIPS PHILIPS 等电子巨头共同推出等电子巨头共同推出的接口标准。的接口标准。IIS IIS 接口电路如图接口电路如图3-133-13本系统把本系统把IIS IIS 接口与接口与PHILIPS PHILIPS 的的UDA1341TSUDA1341TS音讯数字信号编译码器相连接，得到音讯数字信号编译码器相连接，得到MICROPHONE MICROPHONE 音讯输入信道和音讯输入信道和SPEADERSPEADER音讯输出信道。音

2、讯输出信道。UDA1341TS UDA1341TS 可把立体声模拟信号转化为数字信号，同样也能把数字信号转换可把立体声模拟信号转化为数字信号，同样也能把数字信号转换成模拟信号，并可用成模拟信号，并可用PGAPGA（可程序增益控制），（可程序增益控制），AGC(AGC(自动增益控自动增益控制制) )对模拟信号进行处理；对于数字信号，该芯片提供了对模拟信号进行处理；对于数字信号，该芯片提供了DSP(DSP(数数字音讯处理字音讯处理) )功能。在实际中，功能。在实际中，UDA1341TS UDA1341TS 可广泛应用于可广泛应用于MDMD、CDCD、NoteBookNoteBook、PC PC 和

3、数码摄相机等。和数码摄相机等。S3C44B0X S3C44B0X 的的IIS IIS 也可与也可与UDA1341TS UDA1341TS 的的BCKBCK、WSWS、DATAIDATAI、SYSCLKSYSCLK相连。相连。3l对于对于UDA1341TS UDA1341TS 的的L3 L3 总线，它是该芯片工作于微处理器输总线，它是该芯片工作于微处理器输入模式时使用的，它包括入模式时使用的，它包括L3DATAL3DATA、L3MODEL3MODE、L3CLOCK L3CLOCK 共三共三根接线，它们分别表示为微处理器接口数据线、微处理器根接线，它们分别表示为微处理器接口数据线、微处理器接口模式

4、线，微处理器接口定时器线。透过这个接口，微接口模式线，微处理器接口定时器线。透过这个接口，微处理器能够对处理器能够对UDA1341TS UDA1341TS 中的数字音讯处理参数和系统控中的数字音讯处理参数和系统控制参数进行设定。但是制参数进行设定。但是S3C44B0X S3C44B0X 中没有设该专用接口，可中没有设该专用接口，可透过通用透过通用I/O I/O 口进行扩充。口进行扩充。S3C44B0XS3C44B0X的的IISIIS的接口电路如下的接口电路如下： 4音频编码器(UDA1341TS)与S3C44B0X的连接59.5 LCD与处理器的连接设计与处理器的连接设计l采用采用SAMSUN

5、G DISPLAY DEVICES 公司的公司的UG-32F04 （320*240 mono STN LCD）与）与S3C44B0X连接电路如图。连接电路如图。图 UG-32F04与S3C44B0X连接（320*240 mono STN LCD）6lSAMSUNG DISPLAY DEVICES 公司的公司的UG-32U03A （320*240 mono STN LCD）与）与S3C44B0X连接电路连接电路如图。如图。UG-32U03A 与S3C44B0X连接（320*240 mono STN LCD）7上图中上图中VEE 由由LCD模块的电路产生。模块的电路产生。 VL是典型的是典型的2.

6、4V。 DISPON H:先是开启；先是开启；L:显示关闭。显示关闭。 nEL_ON H:EL关闭；关闭；L:EL开启。开启。8lKYOCERA公司的公司的KHS038AA1AA-G24(256 color STN LCD)与与S3C44B0X连接电路如图。连接电路如图。图 KHS038AA1AA-G24与S3C44B0X连接 (256 color STN LCD)9l上图中上图中DISP信号可以通过信号可以通过I/O口、电源控制电路或口、电源控制电路或nRESET电路产生，电路产生，V1-V5可以通过可以通过LCD手册推荐的电手册推荐的电源电路提供。源电路提供。109.6 JTAG调试接口设

7、计lJTAGJTAG（Joint Test Action GroupJoint Test Action Group联合测试行动小组联合测试行动小组）是一种国际标准测试协议，主要用于芯片内部测试及）是一种国际标准测试协议，主要用于芯片内部测试及对系统进行仿真、调试，对系统进行仿真、调试，JTAGJTAG技术是一种嵌入式测试技技术是一种嵌入式测试技术。通过术。通过JTAGJTAG接口可对芯片内部的所有部件进行访问，接口可对芯片内部的所有部件进行访问，是开发调试嵌入式系统的一种简洁高效的手段。是开发调试嵌入式系统的一种简洁高效的手段。l现在多数的高级器件都支持现在多数的高级器件都支持JTAGJTAG

8、协议，如协议，如DSPDSP、FPGAFPGA器器件等。标准的件等。标准的JTAGJTAG接口是接口是4 4线：线：TMSTMS、TCKTCK、TDITDI、TDOTDO，分别为模式选择、时钟、数据输入和数据输出线。分别为模式选择、时钟、数据输入和数据输出线。 111. JTAG的结构的结构l在硬件结构上，在硬件结构上，JTAG的接口包括两个部分，的接口包括两个部分，JTAG端口端口和控制器。和控制器。l与与JTAG接口兼容的器件可以是微处理器（接口兼容的器件可以是微处理器（MPU）、微）、微控制器（控制器（MCU）、）、PLD 、CPLD、 FPGA 、ASIC或其或其它符合它符合IEEE1

9、149.1规范的芯片。规范的芯片。IEEE1149.1标准中规定标准中规定对应数字集成电路的每个引脚都设有一个移动存寄单元对应数字集成电路的每个引脚都设有一个移动存寄单元，称为边界扫描单元，称为边界扫描单元BSC。它将。它将JTAG电路与内核逻辑电电路与内核逻辑电12 路联系起来，同时隔离内核电路和芯片引脚。由集成电路联系起来，同时隔离内核电路和芯片引脚。由集成电路的所有边界扫描构成单元扫描寄存器路的所有边界扫描构成单元扫描寄存器BSR。边界扫描。边界扫描寄存器仅在进行寄存器仅在进行JTAG测试时有效，在集成电路工作正测试时有效，在集成电路工作正常无效，不影响集成电路的功能常无效，不影响集成电

10、路的功能 。132. 2. JTAG引脚定义引脚定义TMSTMS、TCKTCK、TDITDI、TDOTDO四个引脚与四个引脚与 一个可选配的引脚一个可选配的引脚TRST，用于驱动电路模块和控制执行规定的操作。各引脚的功能用于驱动电路模块和控制执行规定的操作。各引脚的功能如下：如下：1. TCK：JTAG测试时钟，为测试时钟，为TAP控制器和寄存器提供测试控制器和寄存器提供测试参考。在参考。在TCK的同步作用下通过的同步作用下通过TDI和和TDO引脚下串行移引脚下串行移入或移出数据及指令。同时，入或移出数据及指令。同时，TCK为为TAP控制器状态机提控制器状态机提供时钟。供时钟。142. TMS

11、：TAP控制器的三项式输入信号。控制器的三项式输入信号。TCK的上升沿时的上升沿时刻刻TMS的状态确定的状态确定TAP控制器即将进入的工作状态。通控制器即将进入的工作状态。通常常TMS引脚具有内部上拉电阻引脚具有内部上拉电阻 ，以保证该引脚在没有驱，以保证该引脚在没有驱动时处于逻辑动时处于逻辑1状态。状态。3. TDI：JTAG指令和数据寄存器的串行数据输入端。指令和数据寄存器的串行数据输入端。TAP控制器的当前状态以及保持在指令寄存器中的具体指令控制器的当前状态以及保持在指令寄存器中的具体指令决定对于一个特定的操作由决定对于一个特定的操作由TDI装入哪个寄存器。在装入哪个寄存器。在TCK的上

12、升沿时刻，的上升沿时刻，TDI引脚状态被除数采样，结果送到引脚状态被除数采样，结果送到JTAG寄存器组。寄存器组。154. TDO：JTAG指令和数据寄存器的串行输出端。指令和数据寄存器的串行输出端。TAP控控制器的当前状态以及保持在指令寄存器中的具体指令决制器的当前状态以及保持在指令寄存器中的具体指令决定对于一个特定的操作哪个寄存器的内容送到定对于一个特定的操作哪个寄存器的内容送到TDO输出输出。对于任何已知的操作，在。对于任何已知的操作，在TDI和和TDO之间只能有一个之间只能有一个寄存器（指令或数据）处于有效连接状态。寄存器（指令或数据）处于有效连接状态。TDO在在TCKR的下降沿改变状态，并且只在数据通过器件移动的下降沿改变状