第7章VHDL要素_第1页
第7章VHDL要素_第2页
第7章VHDL要素_第3页
第7章VHDL要素_第4页
第7章VHDL要素_第5页
已阅读5页，还剩54页未读， 继续免费阅读

付费下载

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、 与传统的程序语言一样，VHDL表达式中的基本元素也是由不同类型的运算符相连而成的。这里所说的基本元素称为操作数（Operands），运算符称为操作符（Operators）。 VHDL操作符可分为逻辑操作符（参5.3.3）、关系操作符（参5.1.3）、算术操作符、符号操作符和重载操作符(Overloading Operator)。 在编程时可充分利用括号，可有效避免错误。 7.2.1 BUFFER类型类型- Q模式OUT，不能反馈，设中间信号对应Q-打开操作符重载函数先介绍再调用CLRNPRNDQCLRNPRNDQCLRNPRNDQCLRNPRNDQPRNd0CLKCLRNd1d2d3q0q1

2、q2q3LIBRARY ieee； USE ieee.std_logic_1164.ALL；ENTITY dff_4 ISPORT (clk , clrn , prn : IN std_logic; d: IN std_logic_vector (0 TO 3 ); q: OUT std_logic_vector (0 TO 3 );END dff_4;ARCHITECTURE body OF dff_4 IS COMPONENT dff PORT (d , clk , clrn , prn : IN std_logic; q : OUT std_logic); END COMPONENT;B

3、EGIN dff4: FOR i IN 3 DOWNTO 0 GENERATE u: dff PORT MAP (d (i), clk, clrn, prn, q (i); END GENERATE;END body;CLRNPRNDQCLRNPRNDQCLRNPRNDQCLRNPRNDQPRNACLKCLRNBCLRNPRNDQCLRNPRNDQCLRNPRNDQCLRNPRNDQPRNACLKCLRNBshifter : FOR i IN 0 TO 3 GENERATE u1 : IF i = 0 GENERATE dffx : dff PORT MAP (a, clk, clrn, prn, x(i); END GENERATE u1; u23 : IF (i 0 AND i/=(m-1) GENERATE dffx : dff PORT MAP(x (i-1), clk , clrn , prn , x(i) ); END GENERATE u23; U4 : IF (i=(m-1) GENERATE dffx : dff PORT MAP(x (i-1

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论