电子电工新电子12组合电路

1、1第第5章章 半导体器件半导体器件第第12章章 组合逻辑电路组合逻辑电路 两个特点：两个特点：结构：信号单向传输，不存在反馈；结构：信号单向传输，不存在反馈；功能：逻辑门电路组成，不含任何记忆元件。功能：逻辑门电路组成，不含任何记忆元件。组合组合逻辑电路逻辑电路X1X2XnY1Y2Ym输出信号输出信号Yi是输入信号是输入信号Xj（j=1,2,n）的函数，）的函数，表示为表示为miXXXfYni, ),(2121 2第第5章章 半导体器件半导体器件12.1 组合逻辑电路的分析和设计组合逻辑电路的分析和设计12.1.1 组合逻辑电路的分析组合逻辑电路的分析已知逻辑图已知逻辑图写逻辑式写逻辑式化简或

2、变换化简或变换列出真值表列出真值表评述逻辑功能评述逻辑功能什么是分析什么是分析分析的步骤：分析的步骤：3第第5章章 半导体器件半导体器件解：解：(1) 由逻辑图写出逻辑式由逻辑图写出逻辑式YA B ABA BABABAB例例12.1.112.1.1 组合逻辑电路的分析组合逻辑电路的分析分析下图的逻辑功能分析下图的逻辑功能1Y1 Y Y2AB11212 YA BYA BYY Y(2) 化简逻辑式化简逻辑式4第第5章章 半导体器件半导体器件（3）由逻辑式列出真值表）由逻辑式列出真值表（4）分析逻辑功能）分析逻辑功能当输入当输入A、B相同时输出为相同时输出为“1”；否则，输出为；否则，输出为“0”。

3、YAB ABABABY0001101112.1.1 组合逻辑电路的分析组合逻辑电路的分析=ABY“同或同或”门门YABAB11005第第5章章 半导体器件半导体器件解：解：(1) 由逻辑图写出逻辑式由逻辑图写出逻辑式()()()()()()YABCABCBCA BCBCA BCBCA BCBCA BCBCABCABCABCABC例例12.1.212.1.1 组合逻辑电路的分析组合逻辑电路的分析分析下图的逻辑功能分析下图的逻辑功能11 YBCYAY(2) 化简逻辑式化简逻辑式=1Y1YAB=1C6第第5章章 半导体器件半导体器件（3）由逻辑式列出真值表）由逻辑式列出真值表（4）分析逻辑功能）分析

4、逻辑功能当输入当输入A、B、C取值中有奇数个取值中有奇数个1时，输出为时，输出为“1”；否则，输出为否则，输出为“0”。ABCY00000101001110010111011112.1.1 组合逻辑电路的分析组合逻辑电路的分析1100YABCABCABCABC11007第第5章章 半导体器件半导体器件组合逻辑电路的设计是分析的逆过程。组合逻辑电路的设计是分析的逆过程。已知逻辑要求已知逻辑要求列逻辑状态表列逻辑状态表写逻辑式写逻辑式12.1.2 组合逻辑电路的设计组合逻辑电路的设计化简或变换化简或变换画逻辑图画逻辑图设计的步骤：设计的步骤：8第第5章章 半导体器件半导体器件道路交通指示电路中，当

5、红绿黄三色灯单道路交通指示电路中，当红绿黄三色灯单独工作点亮或绿黄两灯同时工作点亮表示独工作点亮或绿黄两灯同时工作点亮表示情况正常，其他情况均属故障，需要输出情况正常，其他情况均属故障，需要输出报警信号，试设计此交通报警控制电路。报警信号，试设计此交通报警控制电路。 解：（解：（1）由题意列出真值表）由题意列出真值表注意：输入为注意：输入为A、B、C有八种组合。有八种组合。例例12.1.312.1.2 组合逻辑电路的设计组合逻辑电路的设计设设A、B、C分别代表红绿黄三色灯，并设分别代表红绿黄三色灯，并设A、B、C为为1时表示信号灯点亮，为时表示信号灯点亮，为0则表示表示信号灯熄灭。则表示表示信

6、号灯熄灭。故障报警电路的输出为故障报警电路的输出为Y，1表示故障，表示故障，0表示正常。表示正常。 9第第5章章 半导体器件半导体器件（2）由真值表写）由真值表写出逻辑式出逻辑式a、取、取Y=1列逻辑式列逻辑式b、对每一种组合，、对每一种组合，为为“与与”逻辑逻辑ABCA(红)B(绿)C(黄)Y(故障)000001010011100101110111真值表真值表c、各种组合之间，、各种组合之间，为为“或或”逻辑逻辑YABCABCABCABCABCABCABC12.1.2 组合逻辑电路的设计组合逻辑电路的设计0000111110第第5章章 半导体器件半导体器件（3）变换和化简逻辑式）变换和化简逻

7、辑式YABCABCABCABC（4）由逻辑式画出逻辑图）由逻辑式画出逻辑图ABCABCABACABCAB(CC)AC(BB)12.1.2 组合逻辑电路的设计组合逻辑电路的设计YABCA(BC)ABCABACABC AB AC11第第5章章 半导体器件半导体器件12.1.2 组合逻辑电路的设计组合逻辑电路的设计YABCA(BC)ABCABACABC AB AC11Y AB11C11Y AB11C& 图图1图图212第第5章章 半导体器件半导体器件火车站在同一时间只发一趟列车，给出唯一火车站在同一时间只发一趟列车，给出唯一允许发车信号，按照特快、直快和普快的优允许发车信号，按照特快、直快和

8、普快的优先次序放行，试依此要求设计逻辑电路。先次序放行，试依此要求设计逻辑电路。 解：（解：（1）由题意列出真值表）由题意列出真值表注意：一个逻辑图中可以有多个输出。注意：一个逻辑图中可以有多个输出。例例12.1.412.1.2 组合逻辑电路的设计组合逻辑电路的设计设设A，B，C分别代表特快、直快和分别代表特快、直快和普快，申请发车为普快，申请发车为“1”，开车信号，开车信号分别为分别为YA，YB，YC，允许开车为，允许开车为“1” 13第第5章章 半导体器件半导体器件（2）由真值表写）由真值表写出逻辑式并出逻辑式并化简化简A(特)B(直)C(普)YA(高)YB(中)YC(低)00000101

9、0011100101110111真值表真值表AYABC ABC ABC ABCA12.1.2 组合逻辑电路的设计组合逻辑电路的设计BYABCABCAB001001111100000010000000CYABC14第第5章章 半导体器件半导体器件12.1.2 组合逻辑电路的设计组合逻辑电路的设计（3）由逻辑式画出逻辑图）由逻辑式画出逻辑图AYABC ABC ABC ABCABYABCABCABCYABC1 AB1CYAYBYC15第第5章章 半导体器件半导体器件设计一三人表决器。每人有一电键，设计一三人表决器。每人有一电键，赞成就按电键，表示赞成就按电键，表示“1”；不赞成则不按电键表示不赞成则

10、不按电键表示“0”。如果多数赞成，则指示灯亮，如果多数赞成，则指示灯亮，Y=1；反之则不亮，反之则不亮，Y=0。解：（解：（1）由题意列出逻辑状态表）由题意列出逻辑状态表注意：输入为注意：输入为A、B、C有八种组合。有八种组合。例例212.1.2 组合逻辑电路的设计组合逻辑电路的设计16第第5章章 半导体器件半导体器件（2）由逻辑状态表）由逻辑状态表写出逻辑式写出逻辑式ABCABCY00000010010001111000101111011111逻辑状态表逻辑状态表YABCABCABCABCABCABCABC12.1.2 组合逻辑电路的设计组合逻辑电路的设计17第第5章章 半导体器件半导体器件

11、（3）变换和化简逻辑式）变换和化简逻辑式YABCABCABCABC（4）由逻辑式画出逻辑图）由逻辑式画出逻辑图YABACBCABC(AB)ABCABCABACBCAB(CC)AC(BB)BC(AA)12.1.2 组合逻辑电路的设计组合逻辑电路的设计18第第5章章 半导体器件半导体器件YABC(AB)ABACBC11ABYC12.1.2 组合逻辑电路的设计组合逻辑电路的设计19第第5章章 半导体器件半导体器件YABC(AB)YABBCCAABBCCAAB BC CACBAY试用与非门构成逻辑图试用与非门构成逻辑图12.1.2 组合逻辑电路的设计组合逻辑电路的设计20第第5章章 半导体器件半导体器

12、件“半加半加” 只求本位的和，不管低位进位。只求本位的和，不管低位进位。半加器逻辑状态表半加器逻辑状态表由逻辑状态表可写出逻辑式：由逻辑状态表可写出逻辑式：BAABBAS12.2 加法器加法器12.2.1 半加器半加器ABCS0000010110011110ABABC其中其中A和和B都是加数都是加数 S是本位相加之和是本位相加之和(半半加数加数)C是产生的进位数是产生的进位数21第第5章章 半导体器件半导体器件CBAS由逻辑式可画出逻辑图由逻辑式可画出逻辑图半加器逻辑图半加器逻辑图(b)半加器符号半加器符号半加器逻辑图半加器逻辑图(a)12.2.1 半加器半加器 ABSCCOBABABABA)

13、BA(B)BA(AABBABAABBABAABBABAS 00ABABABAABBABBABA&=1ABSC异或门22第第5章章 半导体器件半导体器件对两个一位二进制数及对两个一位二进制数及来自低位的来自低位的“进位进位”进进行相加，产生本位行相加，产生本位“和和”和向高位和向高位“进位进位”的逻的逻辑电路称为辑电路称为“全加器全加器”。12.2.2 全加器全加器 CI COAiBiSiCiCi-1全加器符号全加器符号23第第5章章 半导体器件半导体器件全加器逻辑状态表全加器逻辑状态表1 A B Ciii1 A B Ciii1 A B Ciii1 A B Ciii1SABCiiii1C

14、(AB )CA Biiiiii1 A B Ciii1 AB Ciii1 A B Ciii1 A B CiiiAiBiCi-1CiSi000001010011100101110111001011100111000112.2.2 全加器全加器24第第5章章 半导体器件半导体器件AiBiSiCi=1Ci-1&=11SABCiiii1C(AB )CA Biiiiii全加器逻辑图全加器逻辑图(a)12.2.2 全加器全加器25第第5章章 半导体器件半导体器件全加器逻辑图全加器逻辑图(b)AiBiSiCi 1Ci-1 CO CO半加器符号半加器符号 ABSCCO12.2.2 全加器全加器26第第5

15、章章 半导体器件半导体器件 CO CIA3B3S3C3 CO CIC2 CO CIC1 CO CIC0S2S1S0A2B2A1B1A0B0串行进位串行进位多位二进制数相加，可采用并行相加、串行进位的多位二进制数相加，可采用并行相加、串行进位的方式来完成。方式来完成。 缺点：运算速度慢。缺点：运算速度慢。双极型双极型TTL集成电路集成电路T692就属于串行加法器。就属于串行加法器。12.2.2 全加器全加器27第第5章章 半导体器件半导体器件 CO CIS3C3 CO CIC2 CO CIC1 CO CIC0S2S1S01 1010 01001 111 111结果为结果为1101 =11010例

16、例6计算计算1101 A3 B3A2 B2A1 B1A0 B012.2.2 全加器全加器28第第5章章 半导体器件半导体器件 2n 种组种组合合 2n 个信个信息息2n Nn 位位二二进进制制代代码码 编码器编码器编码：将二进制数码编码：将二进制数码0和和1按一定规律编排起来，按一定规律编排起来， 用来表示某种信息含义的一串符号。用来表示某种信息含义的一串符号。编码器：具有编码功能的逻辑电路编码器：具有编码功能的逻辑电路 。12.3 编码器编码器二进制编码器：将输入信号编成二进制代码的电路二进制编码器：将输入信号编成二进制代码的电路29第第5章章 半导体器件半导体器件 1 2 30输入输入输出

17、输出I0I1I2I3Y1 Y01000010000100001（b）逻辑真值表）逻辑真值表任何时刻只允许一个任何时刻只允许一个输入是高电平，逻辑输入是高电平，逻辑为为“1”。 （a）逻辑框图）逻辑框图4输输入入二进制码输二进制码输出出1101100010 1 230 1 23YI I I II I I I Y1Y0I0 I1 I2 I3 00 1 230 1 23YI I I II I I I12.3.1 二进制编码器二进制编码器1. 4/2线编码器线编码器30第第5章章 半导体器件半导体器件10 1 2 30 1 2 3YI II II I I II0 I1I2I31 1 1 1 &

18、 & 1Y0 Y1& 1 1. 4/2线编码器线编码器4/2线编码器逻辑图线编码器逻辑图0231I I I I0123I I I I0132I I I I00 1 2 30 1 2 3YI I I II I I I31第第5章章 半导体器件半导体器件当所有的输入都为当所有的输入都为1时，时，Y1Y0 = ？Y1Y0 = 00无法输出有效编码！无法输出有效编码！普通编码器不能同时输入两个以上的有效编码信号普通编码器不能同时输入两个以上的有效编码信号I2 = I3 = 1 , I1= I0= 0时，时，Y1Y0 = ？Y1Y0 = 001. 4/2线编码器线编码器10 1 2 30

19、 1 2 300 1 2 30 1 2 3YI II II I I IYI I I II I I I4/2线编码器逻辑式线编码器逻辑式32第第5章章 半导体器件半导体器件计算机系统中，经常有两个或计算机系统中，经常有两个或更多输入编码信号同时有效更多输入编码信号同时有效, , 必须根据轻重缓急，规定好这必须根据轻重缓急，规定好这些外设允许操作的先后次序，些外设允许操作的先后次序，即优先级别。即优先级别。优先编码器：识别多个编码请求信号的优先级别，并进优先编码器：识别多个编码请求信号的优先级别，并进行相应编码的逻辑部件。行相应编码的逻辑部件。2. 优先编码器优先编码器33第第5章章 半导体器件半

20、导体器件(1) 列出功能表列出功能表输输 入入输输 出出I0I1I2I3Y1Y0100000100011010111高高低低(2) 写出逻辑表达式写出逻辑表达式(3) 画出逻辑电路画出逻辑电路 1233YI II01 233YI I II4/2 线优先编码器线优先编码器高高电电平平有有效效优先级优先级34第第5章章 半导体器件半导体器件二二 十进制编码器：十进制编码器：将十进制数将十进制数 0-9 编成二进制代码的电路编成二进制代码的电路表示十进制数表示十进制数4 4位位1010个个 编码器编码器12.3.2 二二 十进制优先编码器十进制优先编码器35第第5章章 半导体器件半导体器件二二 十进

21、制优先编码器：允许几个信号同时有效，但十进制优先编码器：允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。优先级别低的信号不予理睬。74147是一个典型的是一个典型的8421BCD码优先编码器码优先编码器:输入信号的优先次序为输入信号的优先次序为:输入信号输入信号 和输出信号和输出信号 均为低（均为低（0）有效。）有效。91II91II30YY12.3.2 二二 十进制优先编码器十进制优先编码器36第第5章章 半导体器件半导体器件00000000111001974147 优优先先编编码码器器真真值值表表

22、输入输入 (低电平有效低电平有效)输出输出(8421反码反码) 11111111111110011010011111010001110100111110101011111010111111110110011111110110111111111011109I8I7I6I5I4I3I2I1I3Y2Y1Y0Y74147实际上只提供了实际上只提供了9个输入端个输入端 。第。第10个输入有效，个输入有效，而其他输入均无效时，相当于真值表第而其他输入均无效时，相当于真值表第1行的情况。行的情况。 12.3.2 二二 十进制优先编码器十进制优先编码器37第第5章章 半导体器件半导体器件7414774147集

23、成优先编码器集成优先编码器 (10/4 (10/4线线):):7414774147引脚图引脚图低电平低电平有效有效45678I I I I I CCU16 15 14 13 12 11 10 91 2 3 4 5 6 7 8 7414721 Y Y GND332190Y I I I I YNC12.3.2 二二 十进制优先编码器十进制优先编码器38第第5章章 半导体器件半导体器件678D DD、 和和1I2I3I4I5I6I7I8I9I3Y2Y1Y0Y741475V 5V 6D7D8D6D7D8D有效有效0110有效有效1000有效有效1000有效有效0111有效有效01113Y2Y1Y0Y1

24、00111101110000100011111优优先先级级低低 高高取反取反编码电路如图所示，当输入编码电路如图所示，当输入 为图示为图示的波形时，试画出的波形时，试画出74147编码器的输出波形编码器的输出波形 12.3.2 二二 十进制优先编码器十进制优先编码器39第第5章章 半导体器件半导体器件12.4 译码器和数字显示译码器和数字显示12.4.1 二进制译码器二进制译码器译码是编码的逆过程，它将二进制代码译码是编码的逆过程，它将二进制代码( (输入输入) )转换成十进制数、字符和其他输出信号。转换成十进制数、字符和其他输出信号。常用的译码电路有二进制译码器、二常用的译码电路有二进制译码

25、器、二- -十译码器十译码器和显示译码器等。和显示译码器等。二二进进制制代代码码高高低低电电平平信信号号74LS138 74LS138 译码器译码器40第第5章章 半导体器件半导体器件74LS138 集成译码器逻辑图集成译码器逻辑图 74LS138译码器译码器输入端输入端控制端控制端输出端输出端3/8线线译译码码器器41第第5章章 半导体器件半导体器件输输 入入输输 出出控控 制制 码码数数 码码1111111110111111111000001111111100011011111110010110111111001111101111101001111011110101111110111011

26、01111110110111111111100210Y = A A A1210YA A A 2210YA A A 3210YA A A 5210YA A A 6210YA A A 4210YA A A 7210YA A A 当当 S1=0 或或 =1时，时，译码器处于禁止状态，输出全为译码器处于禁止状态，输出全为123SS74LS138译码器译码器1S23S +S2A1A0A0Y1Y2Y3Y4Y5Y6Y7Y当当 S1=1 和和 =0时，时，译码器被选通，处于工作状态译码器被选通，处于工作状态23SS真真值值表表42第第5章章 半导体器件半导体器件74LS138译码器译码器 74LS138 译码

27、器引脚图和逻辑符译码器引脚图和逻辑符号号 43第第5章章 半导体器件半导体器件用译码器用译码器 74LS138 和与非门实现和与非门实现逻辑函数逻辑函数3/8 线译码器的线译码器的 含三变量函含三变量函数的全部最小项。基于这一点用该数的全部最小项。基于这一点用该器件能够方便地实现三变量逻辑函器件能够方便地实现三变量逻辑函数。数。70Y Y 74LS138译码器译码器44第第5章章 半导体器件半导体器件YABBC 解：将逻辑函数用最小项表示，然后两次求反。解：将逻辑函数用最小项表示，然后两次求反。YAB(C C) BC(A A)ABC ABC ABC 237mmm 237mmm 237YYY 7

28、4LS138 译码器译码器在译码器的输出端加一个与非门，即可实现给定的在译码器的输出端加一个与非门，即可实现给定的组合逻辑函数。组合逻辑函数。45第第5章章 半导体器件半导体器件Y = AB+AC+BC解：将逻辑函数用最小项表示，然后两次求反。解：将逻辑函数用最小项表示，然后两次求反。Y = AB+ AC+ BC=AB(C+C)+AC(B+B)+BC(A+A)= ABC+ABC+ABC+ABC2317mmmm1237mmmm1237YYYY74LS138 译码器译码器46第第5章章 半导体器件半导体器件12.4.2 数字显示译码器数字显示译码器显示译码器：显示译码器：在数字电路中，用十进制数显

29、示运算结果在数字电路中，用十进制数显示运算结果二二 十十进进制制代代码码47第第5章章 半导体器件半导体器件(1) 七段数字显示器七段数字显示器 gabcdefgabcdef由七个发光二极管芯构成，有共阴与共阳两种接法。由七个发光二极管芯构成，有共阴与共阳两种接法。 (b) 共阳极共阳极(a) 共阴极共阴极半导体数码管两种接法半导体数码管两种接法12.4.2 数字显示译码器数字显示译码器48第第5章章 半导体器件半导体器件12345678910111213141516adbcgfeUccA0A1A2A3GNDLTRBIRBOBI/七段显示译码器七段显示译码器7448的引脚图的引脚图 (2）七段

30、显示译码器）七段显示译码器数字显示译码器是驱数字显示译码器是驱动显示器的核心部件，动显示器的核心部件，它可以将输入代码转它可以将输入代码转换成相应数字，并在换成相应数字，并在数码管上显示出来。数码管上显示出来。 12.4.2 数字显示译码器数字显示译码器49第第5章章 半导体器件半导体器件 将“8421”二-十进制代码译成七段显示码，状态表如下：(若为共阳输出，则将输出量中1和0 对换)输 入 输 出 A3 A2 A1 A0 a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 0 0 0 0 1 0 1 1 0 0 0 0 1 0 0 1 0 1 1 0 1 1 0 1 2

31、 0 0 1 1 1 1 1 1 0 0 1 3 0 1 0 0 0 1 1 0 0 1 1 4 0 1 0 1 1 0 1 1 0 1 1 5 0 1 1 0 0 0 1 1 1 1 1 6 0 1 1 1 1 1 1 0 0 0 0 7 1 0 0 0 1 1 1 1 1 1 1 8 1 0 0 1 1 1 1 0 0 1 1 9 显示数码gabcdefgabcdefgabcdefgabcdefgabcdefgabcdefgabcdefgabcdefgabcdefgabcdefgabcdefgabcdefgabcdefgabcdefgabcdefgabcdefgabcdefgabcdefg

32、abcdefgabcdefgabcdefgabcdef12.4.2 数字显示译码器数字显示译码器50第第5章章 半导体器件半导体器件111111111111111111111输 入 输 出 A3 A2 A1 A0 a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 0 0 0 0 1 0 1 1 0 0 0 0 1 0 0 1 0 1 1 0 1 1 0 1 2 0 0 1 1 1 1 1 1 0 0 1 3 0 1 0 0 0 1 1 0 0 1 1 4 0 1 0 1 1 0 1 1 0 1 1 5 0 1 1 0 1 0 1 1 1 1 1 6 0 1 1 1 1 1

33、 1 0 0 0 0 7 1 0 0 0 1 1 1 1 1 1 1 8 1 0 0 1 1 1 1 1 0 1 1 9 显示数码LTRBIBI/RBO0(输入输入) 0000000消消 隐隐100(输出输出)00000000000 动态灭零动态灭零01 1111111灯测试灯测试灯测试输入灯测试输入 低电平有效。当低电平有效。当 = 0时，无论其他输入端是什么状态，所有时，无论其他输入端是什么状态，所有输出输出ag均为均为1，显示字形，显示字形8。该输入端常用于检查。该输入端常用于检查7448本身及显示器的好坏。本身及显示器的好坏。LTLT七段显示译码器七段显示译码器 7448功能表功能表

34、动态灭零输入动态灭零输入 低电平有效。当低电平有效。当 =1, =0，且输入，且输入代码代码=0000时，输出时，输出ag均为低电平，即与均为低电平，即与0000码相应的码相应的字形字形0不显示，故称不显示，故称“灭零灭零”。利用。利用 =1与与 = 0，可，可实现某位数码的实现某位数码的“消隐消隐”。RBIRBILTLTRBI灭灯输入灭灯输入/动态灭零输出动态灭零输出 是特殊控制端，可作输入输出。当作是特殊控制端，可作输入输出。当作输入使用，且输入使用，且 = 0时，无论其他输入端是什么电平，所有输出时，无论其他输入端是什么电平，所有输出ag均为均为0，字形熄灭。，字形熄灭。 作为输出使用时

35、，要受作为输出使用时，要受 和和 控制，只有控制，只有当当 =1， = 0，输入代码，输入代码A3A2A1A0=0000时，时， = 0，其他，其他情况情况 =1，该端主要用于显示多位数字时多个译码器之间的连接。，该端主要用于显示多位数字时多个译码器之间的连接。/BIRBOBI/RBOLTRBILTRBI/BIRBO/BIRBO12.4.2 数字显示译码器数字显示译码器51第第5章章 半导体器件半导体器件12.5 数据分配器和数据选择器数据分配器和数据选择器IYD0D1D2D3SA0A1A0A1D0D1D2D3S数据分配器和选择器都是数字电路中的多路开关数据分配器和选择器都是数字电路中的多路开

36、关一路输入一路输入一路输出一路输出数据分配器数据分配器数据选择器数据选择器多路之多路之一一多路之多路之一一52第第5章章 半导体器件半导体器件12.5.1 数据选择器数据选择器从多路数据中选择其中所需要的一路数据输出。从多路数据中选择其中所需要的一路数据输出。例：四选一数据选择器例：四选一数据选择器输输入入数数据据输出数据输出数据使能端使能端D0D1D2D3WSA1A0 控制信号控制信号53第第5章章 半导体器件半导体器件11&111&1WD0D1D2D3A0A1S100000074LS153型型4选选1数据选择器数据选择器01D0000由控制端决定选择由控制端决定选择哪一路数

37、据输出。哪一路数据输出。选中选中D000110012.5.1 数据选择器数据选择器54第第5章章 半导体器件半导体器件由逻辑图写出逻辑表达式由逻辑图写出逻辑表达式010110210310WD A A SD A A SD A A SD A A S 74LS153 功能表功能表使能使能选选 通通输出输出SA0A1W10000001100110D3D2D1D0 A1 1D31D2 1D11D0 1W地地74LS153(双双4选选1)2D3 2D2 2D12D02WA02SUCC15 14 13 12 11 10 916132456781S12.5.1 数据选择器数据选择器55第第5章章 半导体器件半

38、导体器件 74LS151 数据选择器数据选择器(b) 逻辑符号逻辑符号(a) 外引线排列图外引线排列图GND87654321A1A2A0D7D6D5S UCC10916151413121174LS151D4D3D2D1D0WWA2 A1 A0SD0D1D2D3D4D5D6D7WW12.5.1 数据选择器数据选择器56第第5章章 半导体器件半导体器件74LS 151 功能表功能表SA0A2W1 00000 D3 D2 D1 D0A10 D40D50D60D7000101 0000111001101011117ii0Wm D S =1时禁止选择，时禁止选择，W=0S =0时正常工作，输出时正常工作，输出12.5.1 数据选择器数据选择器57第第5章章 半导体器件半导体器件例例12.5.1 12.5.1 用用74LS15174LS151数据选择器实现逻辑函数式数据选择