计算机组成原理试题和答案(1)

1、计算机组成原理试题及答案、填空（12分）1 .某浮点数基值为2,阶符1位，阶码3位，数符1位，尾数7位，阶码 和尾数均用补码表示，尾数采用规格化形式，用十进制数写出它所能 表示的最大正数 ,非0最小正数,最大负 数,最小负数。2 .变址寻址和基址寻址的区别是：在基址寻址中，基址寄存器提 供,指令提供;而在变址寻址中，变址寄存 器提供，指令提供。3 .影响流水线性能的因素主要反映在 和两个方面。4 .设机器数字长为16位（含1位符号位）。若1次移位需10ns, 一次加 法需10ns,则补码除法需 时间，补码BOOT算法最多 需要 时间。5 . CPUA主存取出一条指令并执行该指令的时间叫 , 它

2、通常包含若干个,而后者又包含若干 个。 组成多级时序系统。、名词解释（8分）1 .微程序控制2 .存储器带宽3 . RISC4 .中断隐指令及功能、简答（18分）1 .完整的总线传输周期包括哪几个阶段？简要叙述每个阶段的工作2 .设主存容量为1MB Cache容量为16KB,每字块有16个字，每字32位(1)若Cache采用直接相联映像，求出主存地址字段中各段的位数。(2)若Cache采用四路组相联映像，求出主存地址字段中各段的位数。3 .某机有五个中断源，按中断响应的优先顺序由高到低为 L0,L1,L2,L3,L4 现要求优先顺序改为L3,L2,L4,L0,L1 ,写出各中断源的屏蔽字。中断

3、源屏敝字0 1 2 3 4L0L1L2L3L44.某机主存容量为4Mx 16位，且存储字长等于指令字长，若该机的指令系统具备120种操作。操作码位数固定，且具有直接、问接、立即、相对四种寻址 方式。（1）画出一地址指令格式并指出各字段的作用；（2）该指令直接寻址的最大范围；（3） 一次问址的寻址范围；（4）相对寻址的寻址范围。四、（6分）设阶码取3位，尾数取6位（均不包括符号位），按浮点补码运算规则计算2 5 + 2 4 ( 161116)五、画出DMAT式接口电路的基本组成框图，并说明其工作过程（以输入设备 为例）。（8分）六、（10分）设CPU#有16根地址线，8根数据线，并用MREQ作访

4、存控制信号，用R/W作读写控制信号，现有下列存储芯片:RAM 1KX 8 位、2Kx 4 位、4Kx 8 位ROM 2Kx 8 位、4Kx 8 位以及74138译码器和各种门电路(自定)，画出CPUf存储器连接图。要 求：(1)最大4K地址空间为系统程序区，与其相邻 2K地址空间为用户程序区。(2)合理选用上述存储芯片，说明各选几片？写出每片存储芯片的地址 范围。(3)详细画出存储芯片的片选逻辑。AiAoAi AoPD/ProgrROMCSOEWEDn DoG1G2AG2BY7Y6Yo74138七、假设CPUte中断周期用堆栈保存程序断点， 且进栈时栈指针减一，出栈时栈指针加一。试写出中断返回

5、指令(中断服务程序的最后一条指令) ，在取指阶段和执行阶段所需的全部微操作命令及节拍安排。若采用微程序控制，则还 需要增加哪些微操作。（10分）八、除了采用高速芯片外，从计算机的各个子系统的角度分析， 指出6种以上 提高整机速度的措施。（8分）计算机组成原理试题答案一、填空（12分）1 . 127; 1/512; -1/512-1/32768 ; -128。2 .基地址；形式地址；基地址；形式地址。3 .访存冲突；相关问题。4 . 300ns； 310ns。5 .指令周期；机器周期；节拍。二、名词解释（8分）1 .微程序控制答：采用与存储程序类似的方法来解决微操作命令序列的形成，将一条机器指令

6、编写成一个微程序，每一个微程序包含若干条微指令，每一条指令包含一个或多个微操作命令。2 .存储器带宽答：每秒从存储器进出信息的最大数量，单位可以用字/秒或字节/秒或位/秒来表示。3 . RISC答：RISC是精简指令系统计算机，通过有限的指令条数简化处理器设计，已达到提高系 统执行速度的目的。4 .中断隐指令及功能答：中断隐指令是在机器指令系统中没有的指令，它是CPU在中断周期内由硬件自动完成的一条指令，其功能包括保护程序断点、寻找中断服务程序的入口地址、关中断等功三、简答（18分）1 .答：总线在完成一次传输周期时，可分为四个阶段： 申请分配阶段：由需要使用总线的主模块（或主设备）提出申请，

7、经总线仲裁机 构决定下一传输周期的总线使用权授于某一申请者； 寻址阶段：取得了使用权的主模块，通过总线发出本次打算访问的从模块（或从 设备）的存储地址或设备地址及有关命令，启动参与本次传输的从模块； 传数阶段：主模块和从模块进行数据交换，数据由源模块发出经数据总线流入目 的模块； 结束阶段：主模块的有关信息均从系统总线上撤除，让出总线使用权。2 .答：（1）若Cache采用直接相联映像：字块中含64个字节，字块的位数为 b=6oCache中含有256个字块，所以字块地址位数c=8。主存容量为1M字节，总位数为 20。主存字块标记位数t=6 。(2)若Cache采用四路组相联映像，字块中含64个

8、字节，字块的位数为 b=6。每组含有四个字块，每组含256个字节。Cache中含有64个字块，所以组地址位数q=6。主存容量为1M字节，总位数为 20。主存字块标记位数t=8。3 .答：设屏蔽位为“ 1”时表示对应的中断源被屏蔽，屏蔽字排列如下:中断源0屏敝字1 2 3 4L00 10 0 0L10 00 0 0L21 10 0 1L31 11 0 1L41 10 0 04.答：(1)指令字长16位，操作码为7位，寻址特征位 2位，地址码7位;-6463; 216;(4) 216.四、(6分)答：被加数为0,101;0.100100 , x补=00,101; 00.100100力口数为0,10

9、0;1.010100 , y补= 00,100; 11.010100(1)对阶：人补=口 x补-j y补= 00,101 + 11,100 = 00,001即)= 1,则y的尾数向右移一位，阶码相应加1,即y'补=00,101; 11.101010求和Sx4+Sy；= Sx； +Sy补=00.100100 + 11.101010=00.001110即 x+y 补= 00,101; 00.001110尾数出现“ 00.0 ”，需左规。规格化左规后得 x+y补= 00,011; 00.111000，x+y补=00,111; 00.111000五、（8分）答：dmM式接口电路的基本组成框图如

10、下:DMA 控 制 逻 楸中断请求数据税地址域 OB = ;a 1+1 湎出信号 = 靛1”中因就C(DARJDMA 接口设需以数据输入为例，具体操作如下：从设备读入一个字到 DMA的数据缓冲寄存器 BR中，表示数据缓冲寄存器“满”（如果I/O设备是面向字符的，则一次读入一个字节，组装成一个字）； 设备向DM舷口发t#求（DREQ;DMA接口向CPU申请总线控制权（HRQ;CPU发回HLDA信号，表示允许将总线控制权交给DM儆口； 将DMAfe存地址寄存器中的主存地址送地址总线；通知设备已被授予一个 DMA周期（DACK,并为交换下一个字做准备；将DM徽据缓冲寄存器的内容送数据总线；命令存储器

11、作写操作；修改主存地址和字计数值； 判断数据块是否传送结束，若未结束，则继续传送；若己结束，（字计数器溢出），则向CPU申请程序中断，标志数据块传送结束。六、（10分）方法一:答：地址空间描述如下:ROM寸应的空间：11111111111111111111000000000000RAM寸应的空间：11101111111111111110100000000000选才i ROMS片为2Kx 8位的两片，RAMK片为2Kx 4位的两片ROMS 片1:11111111111111111111100000000000ROMS 片2:11110111111111111111000000000000RAMK

12、 片1、2:（位扩展）11101111111111111110100000000000CPU存储器连接图见卜贞：方法二：答：地址空间描述如下：ROM寸应的空间：11111111111111111111000000000000RAM寸应的空间：11110000RAMK片为11101110选才i ROMS片为111110004Kx 8位的一片,111100002Kx 4位的两片七、（10分）答：组合逻辑设计的微操作命令：取指：T0: PC f MART1: MMAR . MDR, PC+1 f PCT2: MDR IR, OPIR 一微操作形成部件执行：T0: SP f MART1: MMAR 一

13、 MDRT2: MDRf PC, SP+1 f SP微程序设计的微操作命令：取指微程序：T0: PC f MART1: AdCMIR 一 CMART2: MMAR . MDR, PC+1 f PCT3: AdCMIR . CMART4: MDR IR, OPIR 一微操作形成部件T5: OPIR f CMAR中断返回微程序：T0: SP f MART1: AdCMIR 一 CMART2: MMAR . MDRT3: AdCMIR . CMART4: MDRf PC, SP+1 f SPT5: AdCMIR f CMAR八、(8分)答：针对存储器，可以采用 Cache-主存层次的设计和管理提高整

14、机的速度； 针对存储器，可以采用主存-辅存层次的设计和管理提高整机的速度； 针对控制器，可以通过指令流水或超标量设计技术提高整机的速度； 针对控制器，可以通过超标量设计技术提高整机的速度； 针对运算器，可以对运算方法加以改进，如进位链、两位乘除法； 针对I/O系统，可以运用 DM徽术来减少CPU寸外设访问的干预。1.设X补=X0.X 1X2Xn 。求证：X补=2 X 0+ X ,其中0 /(1> X >0)X 0 =1 (0> X >-1 )2 .某机字长32位，定位表示，尾数 31位，数符1位，问：(1)定点原码整数表示时，最大正数是多少？最小负数是多少？(2)定点原

15、码小数表示时，最大正数是多少？最小负数是多少？3 .如图B17.1表示用快表(页表)的虚实地址转换条件，快表放在相联存贮器中，其容 量为8个存贮单元，问：(1)cpU地址1去访问主存时主存的实地址码是多少？(2)当CPU®虚地址2去访问主存时主存的实地址码是多少？(3)当CPU®虚地址3去访问主存时主存的实地址码是多少？4.某机有8条微指令I1-I 8,每条微指令所包含的微指令控制信号如表所示，a-j分别对应10种不同性质的微命令信号，假设一条微指令的控制字段为8位，请安排微指令的控制字段格式。5 . CD-ROMt盘的外缘有5m侬的范围因记录数据困难，一般不使用，故标准的

16、播放时间为60分钟。计算模式1和模式2情况下光盘存储容量是多少？6 .如图所示的系统中断机构是采用多级优先中断结构，设备A连接于最高优先级，设备B次之，设备C又次之。要求CPUE执行完当前指令时转而对中断请求进行服务，现假设：Tdc为查询链中每个设备的延迟时间， Ta、Tb、Tc分别为设备 A B C的服务程 序所需的执行时间，Ts、Tr为保存现场和恢复现场所需时间。试问：在此环境下，此系统在什么情况下达到中断饱和？即在确保请求服务的三个设备都不会丢失信息的条件下，允许出现中断的极限频率有多高？注意，“中断允许”机构在确认一个新中断之前，先要让即将被中断的程序的一条指令执行完 毕。7、已知 x

17、 = - 0.01111, y = +0.11001，求x 补，-x 补，y 补，-y 补 ,x + y =?, x - y = ?8.某计算机字长16位，主存容量为64K字，采用单字长单地址指令，共有64条指令，试采用四种寻址方式（立即、直接、基值、相对）设计指令格式。9假设某计算机的运算器框图如图所示，其中ALU为16位的加法器（高电平工作），9、Sb为16位锁存器，4个通用寄存器由D触发器组成，。端输出， 其读写控制如下表所示：读控制ReRA。RA选择100Ro101Ri110R2111R30xx不读出写控制WWA)WA选择100R101R1110於111R30xx不与入要求：(1)设计

18、微指令格式。(2)画出ADD SUB两条微指令程序流程图。10.画出单机系统中采用的三种总线结构。11集中式仲裁有几种方式？画出独立请求方式的逻辑图，说明其工作原理12刷存的主要性能指标是它的带宽。实际工作时显示适配器的几个功能部分要争用刷存的带宽。假定总带宽的 50%ffl于刷新屏幕，保留 50面宽用于其他非刷新功能。(1)若显示工作方式采用分辨率为1024X768,颜色深度为3B,帧频(刷新速率)为72HZ,计算总带宽。(2)为达到这样高的刷存带宽，应采取何种技术措施？13已知某8位机的主存采用半导体存贮器，地址码为18位，若使用4Kx 4位RAM芯片 组成该机所允许的最大主存空间，并选用

19、模块条的形式，问：(1)若每个模块为32Kx 8位，共需几个模块？(2)每个模块内共有多少片 RAM芯片？(3)主存共需多少RAMK片？ CPUffl何选择各模块？1 . 证明：当1 > x >0时，即x为正小数，则1 > x 补=x >0因为正数的补码等于正数本身，所以1 >x 0. x 1 x 2x n >0 , Xo = 0当1 > x > - 1 时，即x为负小数，根据补码定义有：2 > x 补=2 + x > 1( mod2即 2 > x 0. x 1 x 2 x n > 1, x n= 1所以 正数：符号位x

20、0 = 0负数：符号位x 0 = 1若 1 > x >0 , x 0 = 0,则x 补=2 x 0 + x = x若-1 < x < 0 , x 0 = 1 ，则x 补=2x0 + x = 2 + x所以有x 补=2 x 0+ x ,其中x 0 = 0 , 1 > x >0x 0 = 1 ,- 1 < x < 02 .解：(1)定点原码整数表示时，最大正数值=(231 - 1 ) 10最小负数值=-(231-1 ) 10(2)定点原码小数表示时，最大正数值=-(1 - 2 31 ) 10最小负数值=-(1 - 2 31 ) 103 .解：(1)用

21、虚拟地址为1的页号15作为快表检索项，查得页号为 15的页在主存中的 起始地址为80000,故将80000与虚拟地址中的页内地址码 0324相加，求得主存实地址 码为80324。(2) 主寸实地址码 =96000 + 0128 = 96128(3) 虚拟地址3的页号为48,当用48作检索项在快表中检索时，没有检索到页号为48的页面，此时操作系统暂停用户作业程序的执行，转去执行查页表程序。如该页面在主存中，则将该页号及该页在主存中的起始地址写入 主存；如该页面不存在，则操作系统要将该页面从外存调入主存，然后将 页号及其在主存中的起始地址写入快表。4 .解：为了压缩指令字的长度，必须设法把一个微指

22、令周期中的互斥性微命令信号组 合在一个小组中，进行分组译码。经分析，(e ,f ,h)和(b, i, j )可分别组成两个小组或两个字段，然后进行译码， 可得六个微命令信号，剩下的 a, c, d, g四个微命令信号可进行直接控制，其整个控制 字段组成如下：01c01b直接控制10f10ia c d g 11g11jXX XXX XX X4. 位 2 位 2 位5. 解：扇区总数 =60 X 60 X 75 = 270000 (扇区)模式1存放计算机程序和数据，其存储容量为：270000 X 2048 / 1024 / 1024 = 527MB模式2存放声音、图象等多媒体数据，其存储容量为：2

23、70000 X 2336 / 1024 / 1024 = 601MB6. 解：:假设主存工彳周期为 Tm,执行一条指令的时间也设为Tm。则中断处理过程和各时间段如图B17.3所示。当三个设备同时发出中断请求时，依次处理设备A、R C的时间如下： t A = 2T M + T DC + Ts + T A + Trt B = 2T M + T DC + T S + T A + T Rtc = 2T M + T DC+ T S + T A + T B达到中断饱和的时间为：T = t A + t B + t C中断极限频率为：f = 1 / TI7 解：x 原=1.01111 x 补=1.10001

24、所以：-x 补=0.01111y 原=0.11001y 补=0.11001所以:-y 补=1.00111x 补11.10001x 补 11.10001+y 补00.11001+ -y 补 11.00111x + y 补 00.01010 x -y补 10.11000所以：x + y = +0.01010因为符号位相异，结果发生溢出8解：64条指令需占用操作码字段（OB 6位，这样指令余下长度为10位。为了覆盖主存64K字的地址空间，设寻址模式（X） 2位，形式地址（D） 8位，其指令格式如下：1510 98 70OPXD寻址模式定义如下：（7分）X= 0 0直接寻址有效地址E=D （256单元

25、）X= 0 1间接寻址有效地址E= （D ） （64K）X= 1 0变址寻址有效地址E= （R） + D （64K）X= 1 1相对寻址有效地址E= （PQ +D （64K）其中R为变址寄存器（16位），PC为程序计数器（16位）9解:JR指令字长12位，股指令格式如Ft& 1 * , $ £各字段意义如下：F1一读RO- R3的选择控制。F2一写 RO- R3的选择控制。F3一打入SA的控制信号。F4一打入SB的控制信号。F5一打开非反向三态门的控制信号LDALUF6一打开反向三态门的控制信号LDALU；并使加法器最低位加 1。F7锁存器SB清零RESET言号。F8 一段微

26、程序结束，转入取机器指令的控制信号。R寄存器读命令W寄存器写命令(2) ADD SUB两条指令的微程序流程图见图B2.3所示。图 B2.310三种系统总线结构如图B2.4:系统总线系统总统系统总线I/O 接口ii解：有三种方式：链式查询方式、计数器定时查询方式、独立请求方式。设备接口置图 B5.412解：(1)因为刷新所需带宽=分辨率X每个像素点颜色深度 X刷新速度所以 1024 X 768 X 3B X 72 / S = 165888KB / S = 162MB / S(2)为达到这样高的刷存带宽，可采用如下技术措施：1 .使用高速的DRA就片组成刷存。2 .刷存采用多体交错结构。3 .刷存

27、内显示控制器的内部总线宽度由32位提高到64位，甚至到128位。4 .刷存采用双端口存储器结构，将刷新端口与更新端口分开。一、填空题：（每空1分，共15分）1、原码一位乘法中，符号位与数值位（）,运算结果的符号位等于（）。2、码值80H:若表示真值0,则为（）码；若表示真值一128,则为（） 码。3、微指令格式分为（）型微指令和（）型微指令，其中，前者的并行操作能力比后者强。4、在多级存储体系中，Cache存储器的主要功能是（）。5、在下列常用术语后面，写出相应的中文名称：VLSI（ ）, RISC（ ）,DMA（ ）, DRAM（ ）。6、为了实现CPU对主存储器的读写访问，它们之间的连线按

28、功能划分应当 包括（），（）（）。7、从计算机系统结构的发展和演变看，近代计算机是以（）为中心的系统结构。、单项选择题：（每题 2分，共40分）1、寄存器间接寻址方式中，操作数处于（）中A、通用寄存器B、主存器D、堆栈C、程序计数4、在浮点数编码表示中,A、基数号5、控制器的功能是（A、产生时序信号完成指令操作码译码C、符C、2、CPU指（）。A、运算器B、控制器C、运算器和控制器D、运算器、控制器和主存3、若一台计算机的字长为2个字节，则表明该机器（）。A、能处理的数值最大为2位十进制数。B、能处理的数值最多由2位二进制数组成。C、在CPU能够作为一个整体加以处理的二进制代码为16位。D、在

29、CPU运算的结果最大为2的16次方（）在机器数中不出现，是隐含的B、尾数D、阶码）°B、从主存取出一条指令D、从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号 以解释执行该指令。6、虚拟存储器可以实现（）A提高主存储器的存取速度B、扩大主存储器的存储空间，并能进行自动管理和调度C、提高外存储器的存取周期D、扩大外存储器的存储空间7、32个汉字的机内码需要（）。A、8字节B、64字节C、32字节D、16字节8、相联存储器是按（）进行寻址的存储器。A地址指定方式B、堆栈指定方式C、内容指定方式D、地址指定方式与堆栈存储方式结合9、状态寄存器用来存放（）。A算术运算结果B、逻辑

30、运算结果C、运算类型D、算术逻辑运算指令及测试指令的结果状态10、在机器数（）中，零的表示形式是唯一的。A、原码B、补码C、补码和移码D、原码和反码11、计算机的存储器采用分级方式是为了（）。A、减少主机箱的体积B、解决容量、价格、速度者之间的矛盾C、保存大量数据方便D、操作方便12、有关Cache的说法正确的是（）。B、CPlrt外都可以设置CacheD、若存在 Cache, CPUft不A只能在CPUZ外C、只能在CPU以内 能再访问主存13、在定点二进制运算中，减法运算一般通过（）来实现。A、原码运算的二进制减法器B、补码运算的二进制减法器C、补码运算的十进制加法器D、补码运算的二进制加

31、法器14、堆栈常用于（）。A、数据移位B、程序转移场D、输入、输出15、计算机系统的层次结构从内到外依次为（A、硬件系统、系统软件、应用软件C、保护程序现）°B、系统软件、硬件系统、应用软件C、系统软件、应用软件、硬件系统D、应用软件、硬件系统、系统软件16、一个指令周期通常由（）组成A、若干个节拍B、若干个时钟周期C、若干个工作脉冲D、若干个机器周期17、在计算机系统中，表征系统运行状态的部件是（）。A、程序计数器B、累加计数器C、中断计数器D、程序状态字18、某虚拟存储器采用页式内存管理，使用LRU页面替换算法，考虑下面的页面访问地址流（每次访问在一个时间单位中完成），1、8、1

32、、7、8、2、7、2、1、8、3、8、2、1、3、1、7、1、3、7。假定内存容量为4个页面，开始时为空 的，则页面失效次数是（）。A、4B、5C、6D、719、某一 SRAMK片，其容量是1024X8位，除电源和接地端外，该芯片引 脚的最小数目是（）。A 、20B 、22C 、25D、3020、下面尾数（1位符号位）的表示中，不是规格化尾数的是（）。A、010011101 （原码）B、110011110 （原码）C、010111111 （补码）D 110111001 （补码）三、简答题：（每题5分，共10分）1、Cache与主存之间的地址映像方法有哪几种？各有何特点？2、DRA所储器为什么要

33、刷新？有哪几种常用的刷新方法？四、综合题：（共35分）1、（本题7分）某机采用微程序控制器，其微程序控制器有 18种微操作命 令（采用直接控制法，即水平型微指令），有8个转移控制状态（采用译码形式）， 微指令格式中的下址字段 7位。该机机器指令系统采用 4位定长操作码，平均每 条指令由7条微指令组成。问：（1）该微指令的格式中，操作控制字段和判别测试字段各有几位？控存的容量是多少（字数x字长）？ （ 4分）（2）该机指令系统共有多少条指令？需要多少容量的控存？上述的控存是否合适？ （ 3分）操作控制字段判别测试字段下址字段一2、（本题12分）设浮点数的格式为：阶码 4位，包含一位符号位，尾数

34、5 位，包含一位符号位，阶码和尾数均用补码表示，排列顺序为：阶符（1位） 阶码（3位） 数符（1位） 尾数（4位）则按上述浮点数的格式：（1）若（X） 10=22/64, （Y） 10= 2.75 ,则求X和Y的规格化浮点数表 示形式。（6分）（2）求X+Y浮（要求用补码计算，列出计算步骤）（6分）3、（本题共16分）某机字长8位，CPLM址总线16位，数据总线8位，存 储器按字节编址，CPU的控制信号线有：MREQ峪储器访问请求，低电平有效）, R/W#（读写控制，低电平为写信号，高电平为读信号）。试问：（1）若该机主存采用16Kxi位的DRA册片（内部为128X 128阵列）构成 最大主存

35、空间，则共需多少个芯片？若采用异步刷新方式 ，单元刷新周期为2ms 则刷新信号的周期为多少时间？刷新用的行地址为几位？ （6分）（2）若为该机配备2KX 8位的Cache,每块8字节，采用2路组相联映像， 试写出对主存地址各个字段的划分（标出各个字段的位数）；若主存地址为 3280H，则该地址可映像到 Cache的哪一组？ （4分）（3）若用4个8KX 4位的SRA册片和2个4KX 8位的SRA册片形成24Kx 8 位的连续RAMff储区域，起始地址为 0000H，假设SRAM5片有CS# （片选，低电 平有效）和WE#（写使能，低电平有效）信号控制端。试画出 SRAMf CPU勺连接 图，在

36、图上标清楚地址译码连接，数据线、地址线、控制线连接。（6分）一、单项选择题：（每题1分，共20分）1、目前我们所说的个人台式商用机属于。A、巨型机B、中型机C、小型机D、微型机2、下列数中最大的数是。A （10011001）2B、（227）8C、（98）16D（152） 103、在小型或微型计算机里，普遍采用的字符编码是。A、 BCD码B、16进制C、 格雷码D、ASCII 码4、在下列机器数A、原码中，零的表示形式是唯一的。B、补码C、反时，X > -1/2 成立。B、x1 必须为 1, x2x3x4D、x1 必须为 0, x2x3x4码D、原码和反码5、设X补=1.x1x2x3x4,

37、当满足A、x1必须为1, x2x3x4至少有一个为1 任意C、x1必须为0, x2x3x4至少有一个为1任意6、假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符 码是。A 11001011B、 11010110C、 11000001D、110010017、在CP",跟踪后继指令地址的寄存器是。A、指令寄存器B、程序计数器C、地址寄存器D、状态条件寄存器8、EPROM!指。A、读写存储器B、只读存储器C、可编程的只读存储器D、光擦除可编程的只读存储器9、堆栈寻址方式中，设 A为累加器，SP为堆栈指示器，MSP» SP指示的栈 顶单元。如果进栈操作的动作顺序是(

38、A) -MSP (SP) 1-SR那么出栈操作 的动作顺序应为。A、(MSP尸A, (SP)+1-SPB、(MSP尸A, ( SP)1SPC、(SP 1)-SP, (MSP尸AD、 (SP)+1-SP,(MSP尸 A10下面尾数(1位符号位)的表示中，不是规格化的尾数的是A、010011101 (原码)B、110011110 (原码)C、010111111 (补码)D、110111001 (补码)11、在主存和CPg间增力口 cache存储器的目的是。内存谷以提高内存可靠性C、解决CPU和主存之间的速度匹配问题D、增加内存容量，同时加快存取速度12、CPUft要包括。A、控制器B、控制器、运算

39、器、cacheC、运算器和主存D、控制器、ALU和主存13、设变址寄存器为 人 形式地址为D, (X)表示寄存器X的内容，变址寻 址方式的有效地址为。A、EA=(X)+D B、EA=(X)+(D)C、EA=(X)+D)D、EA=(X)+(D)14、信息只用一条传输线，且采用脉冲传输的方式称为。A、串行传输 B、并行传输C、并串行传输 D、分时传15、下述I/O控制方式中，主要由程序实现的是A PPU*卜围处理机）方式B、中断方式 C、DMA?式D、通道方式16、系统总线中地址线的功能是。A、用于选择主存单元地址B、用于选择进行信息传输的设备C、用于选择外存地址D、用于指定主存和I/O设备接口电

40、路的地址17、CRT勺分辨率额为1024X 1024,颜色7度为8位，则刷新存储器的存储 容量是。A、2MBB、1MBC、8MBD、1024B18、设寄存器位数为8位，机器数采用补码形式（含一位符号位）。对应于 十进制数-27 ,寄存器内为。A、27HB、9BHC、E5HD、5AH19、根据国标规定，每个汉字在计算机内占用存储。A、一个字节B、二个字节C、三个字节D、四个字节20、某一 SRAM5片，其容量为512X8位，考虑电源端和接地端，该芯片引 出线的最小数目应为。A、23B、25C、50D、19二、填空题：（每空1分，共20分）1、设X= 0.1011 ,则凶补为。2、汉字的、是计算机

41、用于汉字输入、内部处理、输出三种不同用途的编码。3、数控机床是计算机在方面的应用，邮局把信件自动分拣是在计算机方面的应用。4、计算机软件一般分为和两大类。5、RISC的中文含义是；CISC的中文含义是。6、对动态存储器的刷新有两种方式，它们是和。7、机器字长16位，表示浮点数时，阶码6位（阶符1位），尾数10位（数 符1位），则浮点补码表示时，最大浮点数是，绝对值最小的非 0的正数是。8、在存储系统的Cache与主存层次结构中，常会发生数据替换问题，此时 我们较常使用的替换算法有和等。9、一条指令实际上包括两种信息即和。10、按照总线仲裁电路的位置不同，可分为仲裁和仲裁。三、简答题：（每题5分

42、，共15分）1、CPU中有哪些主要寄存器？简述这些寄存器的功能2、RISC机器具有什么优点，试简单论述。3、计算机存储系统分那几个层次？每一层次主要采用什么存储介质？其存 储容量和存取速度的相对值如何变化？四、综合题：（共45分）1、求十进制数一123的原码表示，反码表示，补码表示和移码表示（用 8位 二进制表示，并设最高位为符号位，真值为 7位）。（本题8分）2、基址寄存器的内容为 3000H变址寄存器的内容为02B0H指令的地址码 为002BH程序计数器（存放当前正在执行的指令的地址） 的内容为4500H,且存 储器内存放的内容如下：地址002BH302BH32B0H32DBH3500H4

43、52BH(1)、 (2)、(3)、 (4)、(5)、内容3500H3500H5600H2800H2600H2500H若采用基址寻址方式，则取出的操作数是什么？若采用变址寻址（考虑基址）方式，取出的操作数是什么？若采用立即寻址方式，取出的操作数是什么？若采用存储器间接寻址（不考虑基址）方式，取出的操作数是什么?若相对寻址用于转移指令，则转移地址是多少？（本题 10分）3现有SRAMK片容量为2KX4位，试用此芯片组成8KX 8位的存储器,（1）、 共需要多少这样的芯片？（2）、要访问此存储器至少需要多少条地址线？其中片内寻址需几条？（本题6分）4、某双面磁盘，每面有 220道，已知磁盘转速r =

44、 3000转/分。数据传输 率为175000B/S。求磁盘总容量。（本题 6分）5、设浮点数 x=2 011X0.101100, y=2010X （ 0.011010）（1）、计算x+y;（阶码与尾数均用补码运算）。（本题15分）（2）、计算xXy;（阶码用补码运算，尾数用原码一位乘）A答案一、填空题（每空1分，共15分）1、分开计算，相乘两数符号位的异或值。2、移，补3、水平，垂直4、匹配CPLB主存之间的速度5、超大规模集成电路，精简指令系统计算机，直接存储器存取（访问）， 动态随机读写存储器。6、地址总线，数据总线，读写控制线7、存储器二、单项选择题（每题2分，共40分）1、b 2、c

45、3、c 4、a 5、d 6、b 7、 b 8、 c 9、 d 10、 c11、b 12、b 13、d 14、c 15、a 16、d 17、d 18、 c 19、a 20、d三、简答题（每题5分，共10分）1、映像方式有直接映像，全相联映像，组相联映像三种。直接映像是每个 主存块只能放到一个唯一对应的 Cache块中，实现简单但Cache利用率低；全相 联映像是每个主存块可以放到任何一个 Cache块中，最灵活但实现的成本代价最 大；组相联映像时每个主存块唯一对应一个cache组，但可放到组内任何一个块中，是前两种方式的折中。2、DRAM?储器采用电容存放信息，由于电容漏电，保存信息经过一段时间 会丢失，故用刷新保证信息不丢失。常用的刷新方法有集中式刷新和分布式刷新。四、综合题（共35分）1、（本题7分）（1）、操作控制字段18位，判别测试字段3位，控存容量是128X28;（2）、共16条指令，需112条微指令，控存合适，能满足需要。2、（本题共12分）（1）、X和Y的表示为：X 阶码：1111 尾数：01011Y