微机原理第三版第5章

1、1第第5章存储器章存储器 5.1 存储器概述存储器概述 5.2 RAM存储器存储器 5.3 ROM存储器存储器 5.4 存储器的扩展设计存储器的扩展设计 5.5 高速缓冲存储器高速缓冲存储器Cache 5.6 虚拟存储器及其管理技术虚拟存储器及其管理技术 重点：重点： 存储器的分类存储器的分类；半导体存储器的构成半导体存储器的构成；存储器的扩展存储器的扩展难点：难点： 存储器的扩展存储器的扩展2一、一、存储器的分类存储器的分类 5.1 5.1 存储器概述存储器概述从制造工艺的角度可分为：从制造工艺的角度可分为：从从存取方式存取方式,半导体存储器分为半导体存储器分为：RAMRAM、ROMROM。

2、半导体存储器半导体存储器双极型双极型MOSMOS型型对存储器的操作通常分为两类：对存储器的操作通常分为两类：写写即把信息存入存储器的过程。即把信息存入存储器的过程。读读即从存储器中取出信息的过程。即从存储器中取出信息的过程。按存储介质可分为半导体存储器、磁介质存储器和光存储器按存储介质可分为半导体存储器、磁介质存储器和光存储器按存储器与按存储器与CPU的耦合程度可分为内存和外存。的耦合程度可分为内存和外存。内存由半导体存储器构成内存由半导体存储器构成35.1 5.1 存储器概述存储器概述RAM特点：特点：可随时可随时读出，也可随时写入读出，也可随时写入数据；数据； 断电后存储断电后存储的数据随

3、之消失，具的数据随之消失，具有易失性。有易失性。用途：用途：用于存放中间用于存放中间计算结果、堆栈等。计算结果、堆栈等。ROM特点：特点： 只能读只能读出，不能写入；出，不能写入； 存存储的数据不会因断电储的数据不会因断电而消失，具有非易失而消失，具有非易失性。性。用途：用途：存放固定的程存放固定的程序：如序：如BIOS程序、监程序、监控程序等。控程序等。4二、二、存储器的构成存储器的构成 5.1 5.1 存储器概述存储器概述55.1 5.1 存储器概述存储器概述1、存储体存储体（存储矩阵（存储矩阵）用来用来存储二进制信息的矩阵，由多个存储二进制信息的矩阵，由多个基本存储单元基本存储单元组成，

4、每个组成，每个基本存储单元有基本存储单元有0、1两种状态，可存储两种状态，可存储1位信息。位信息。每个内存单元有一个每个内存单元有一个唯一的唯一的地址、可存一位或多位二进制数据地址、可存一位或多位二进制数据l 存储体与地址线、数据线间的关系存储体与地址线、数据线间的关系地址线越多，地址编码就越长，芯片存储单元就越多地址线越多，地址编码就越长，芯片存储单元就越多数据线越多，一次可访问的数据就越长，每个存储单元存放的数据线越多，一次可访问的数据就越长，每个存储单元存放的位位越多。越多。l 存储器芯片容量如何计算？存储器芯片容量如何计算？ 存储器芯片容量芯片的存储单元的个（字）数存储器芯片容量芯片的

5、存储单元的个（字）数*每个存储每个存储单元的位数单元的位数(即数据线条数即数据线条数)。 若：芯片地址线的条数为若：芯片地址线的条数为M、数据线条数为数据线条数为N 则芯片容量为：则芯片容量为：2M*N。65.1 5.1 存储器概述存储器概述2、地址译码器地址译码器功能：根据输入的地址编码，选中芯片内某个特功能：根据输入的地址编码，选中芯片内某个特定的存储单元。定的存储单元。 芯片内的地址译码可采用：单译码结构芯片内的地址译码可采用：单译码结构(线性排线性排列列)和双译码结构和双译码结构 (矩阵形式排列矩阵形式排列)。3、读读/写驱动器写驱动器：用以控制被选中的单元数据的读出或写入：用以控制被

6、选中的单元数据的读出或写入4、数据寄存器：数据寄存器：用于暂时存放从存储单元读出的数据，或从用于暂时存放从存储单元读出的数据，或从CPU或或I/O端口送出的要写入存储器的数据端口送出的要写入存储器的数据5、读读/写控制逻辑：写控制逻辑：读读/写控制逻辑接收来自写控制逻辑接收来自CPU的启动、片选、的启动、片选、读读/写及清除命令，经控制电路综合和处理后，产生一组时序信写及清除命令，经控制电路综合和处理后，产生一组时序信号来控制存储器的读号来控制存储器的读/写操作。写操作。 存储器的片选端一般用存储器的片选端一般用CS或或CE来表示。来表示。存储体由多片组成，存储体由多片组成，当选中某一片时，表

7、明此片有效，此片所连的地址线才有效，当选中某一片时，表明此片有效，此片所连的地址线才有效，可以对该芯片进行读写操作；无效时，芯片与数据总线隔离，可以对该芯片进行读写操作；无效时，芯片与数据总线隔离，并可降低芯片内部功耗。并可降低芯片内部功耗。7三、存储器的性能指标三、存储器的性能指标 1存储容量存储容量2存取速度存取速度3可靠性可靠性4性能价格比性能价格比5功耗功耗5.1 5.1 存储器概述存储器概述容量越大，存取速度赿快容量越大，存取速度赿快8四、存储系统的体系结构四、存储系统的体系结构 5.1 5.1 存储器概述存储器概述Cache容量较小，工作速度几乎容量较小，工作速度几乎与与CPU相当

8、。相当。CPU内的寄存器、内的寄存器、Cache、主存、主存、外存都可以存储信息，它们各、外存都可以存储信息，它们各有自己的特点和用途。它们的容有自己的特点和用途。它们的容量从小到大，而存取速度是从快量从小到大，而存取速度是从快到慢，价格与功耗从高到低。到慢，价格与功耗从高到低。9一、一、SRAM存储器存储器 5.2 RAM5.2 RAM存储器存储器1、SRAM 特点特点 优点优点:数据由触发器记忆数据由触发器记忆,只要不断电只要不断电,数据就能永久保存。数据就能永久保存。缺点缺点: :存储单元所用的管子数目多存储单元所用的管子数目多, ,功耗大功耗大, ,集成度受到限制。集成度受到限制。2、

9、SRAM的基本存储电路的基本存储电路105.2 RAM5.2 RAM存储器存储器3、SRAM的基本结构的基本结构内部由内部由存储矩阵存储矩阵、地址地址译码器译码器、读读/写控制逻辑写控制逻辑与三态双向缓冲器等组与三态双向缓冲器等组成。成。 SRAM大多数都采用大多数都采用复合译码复合译码方式，而不采方式，而不采用线译码用线译码115.2 RAM5.2 RAM存储器存储器4、典型的、典型的SRAM芯片芯片SRAM典型芯片有典型芯片有 Intel 2114 、6116，6264，62128，62256等等 容量：容量：2kB=2k 8bit，因为，因为SRAM内部都是按字节组成的。内部都是按字节组

10、成的。 地址线：地址线：11条，条，7条用于行地址，条用于行地址，4条用于列地址。条用于列地址。 数据线：数据线：8条，按字节输入、输出。条，按字节输入、输出。 存储体：存储体：128 16 8 = 16384个存储单元。个存储单元。 控制线：控制线：3条，条，OE, WE, CS。 如如6116芯片芯片125.2 RAM5.2 RAM存储器存储器3条控制线的作用共同决定了条控制线的作用共同决定了6116的操作方的操作方式式（1）写入。当）写入。当 和和 为低电平时，数据为低电平时，数据输入缓冲器打开，数据由数据线输入缓冲器打开，数据由数据线D7D0写入写入被选中的存储单元被选中的存储单元（2

11、）读出。当）读出。当 和和 为高电平时，数为高电平时，数据输出缓冲器选通，被选中单元的数据据输出缓冲器选通，被选中单元的数据送到数据线送到数据线D7D0上。上。（3）保持。当）保持。当 为高电平、为高电平、 和和 为任意为任意时，芯片未被选中，处于保持状态，数据线呈时，芯片未被选中，处于保持状态，数据线呈现高阻态现高阻态135.2 RAM5.2 RAM存储器存储器二、二、DRAM存储器存储器优点优点:存储单元所用的管子数目少存储单元所用的管子数目少,功耗小功耗小,集成度高。集成度高。缺点缺点:为避免存储数据的丢失为避免存储数据的丢失,必须定期刷新。必须定期刷新。特点：特点：内存由内存由DRAM

12、组成组成为什么为什么DRAM要要不断地刷新不断地刷新？DRAM是靠电容是靠电容Cs存储信息的，存储信息的，Cs有电荷时为逻有电荷时为逻辑辑“1”，没有电荷时为逻辑，没有电荷时为逻辑“0”。但由于任何电。但由于任何电容都存在漏电，因此当电容容都存在漏电，因此当电容Cs存有电荷时，过一存有电荷时，过一段时间由于电容的放电会导致段时间由于电容的放电会导致电荷流失电荷流失，信息也，信息也会丢失，解决的办法是会丢失，解决的办法是刷新刷新，即每隔一定时间，即每隔一定时间（大约（大约14ms）就要刷新一次。）就要刷新一次。145.2 RAM5.2 RAM存储器存储器1、DRAM基本存储电路基本存储电路由存储

13、部分由存储部分Cs和选择电路和选择电路T1、T2构构成，其中成，其中T1、T2是是MOS开关管。开关管。这这种电路的种电路的优点优点是结构简单、集成度较是结构简单、集成度较高且功耗小；高且功耗小；缺点缺点是列线对地间的寄是列线对地间的寄生电容大，噪声干扰也大生电容大，噪声干扰也大155.2 RAM5.2 RAM存储器存储器2、DRAM的基本结构的基本结构DRAM芯片都设计成了芯片都设计成了位结构位结构形式，即每个存储单元只有一位形式，即每个存储单元只有一位数据位，一个芯片上含有若干字，如数据位，一个芯片上含有若干字，如4K1位、位、8K1位、位、16K1位等，这种结构形式是位等，这种结构形式是

14、DRAM芯片的结构芯片的结构特点之一特点之一 ；另一特点另一特点是在访问是在访问DRAM时，访问地址需要分两次打入。时，访问地址需要分两次打入。典型的典型的DRAM芯片有：芯片有：64K1位、位、64K4位、位、1M1位和位和1M4位等。位等。如：如：2164A是是64K1位的位的DRAM芯片芯片 3、典型的、典型的DRAM芯片芯片165.3 ROM5.3 ROM存储器存储器一、掩膜一、掩膜ROM 掩膜掩膜ROM是厂家根据用户的要求采用掩膜技术把程序和数是厂家根据用户的要求采用掩膜技术把程序和数据在制作据在制作集成电路时就已写入完成集成电路时就已写入完成。一旦制造完毕，存储器的。一旦制造完毕，

15、存储器的内容就被内容就被固定固定下来，下来，用户不能修改用户不能修改。使用时，只能读出，不能。使用时，只能读出，不能写入。若要修改，就只能重新设计掩膜。写入。若要修改，就只能重新设计掩膜。 二、可编程二、可编程ROM（PROM）PROM内部采用多发射极（内部采用多发射极（8个）熔丝式个）熔丝式PROM结构。每一个结构。每一个发射极通过一个熔丝与位线相连，管子工作于射极输出器状态。发射极通过一个熔丝与位线相连，管子工作于射极输出器状态。熔丝一旦烧断，不可逆转，所以只能熔丝一旦烧断，不可逆转，所以只能一次编程写入一次编程写入。出厂时，存储内容全为出厂时，存储内容全为1（或全为（或全为0），用户可根

16、据自己的需要），用户可根据自己的需要进行编程，但进行编程，但只能编程一次只能编程一次。175.3 ROM5.3 ROM存储器存储器三、可擦除可编程的三、可擦除可编程的ROM（EPROM）EPROM是是一种可以一种可以多次进行擦除和重写的多次进行擦除和重写的ROM，允许用户按，允许用户按照规定的方法对芯片进行多次编程，当需要改写时，通过照规定的方法对芯片进行多次编程，当需要改写时，通过紫外紫外线线灯制作的抹除器照射约灯制作的抹除器照射约1520分钟，便可使存储器全部复原，分钟，便可使存储器全部复原，用户可以再次写入新的内容用户可以再次写入新的内容 。使用时需要注意，应在玻璃窗口。使用时需要注意，

17、应在玻璃窗口处用不透明的纸封严，以免信息丢失。处用不透明的纸封严，以免信息丢失。 典型的典型的EPROM芯片有：芯片有：2716 、2732、27128、27256、27512等，等，如图为如图为2732A的引脚信号的引脚信号图。有读出、待用、编图。有读出、待用、编程、编程禁止、输出禁程、编程禁止、输出禁止和止和Intel 标识符共标识符共6种操种操作方式作方式185.3 ROM5.3 ROM存储器存储器四、电可擦除可编程的四、电可擦除可编程的ROM（E2PROM） E2PROM用电擦除，可重复擦写用电擦除，可重复擦写100次，并且擦除的速度要快次，并且擦除的速度要快的多。的多。E2PROM的

18、电擦除过程就是改写过程，它具有的电擦除过程就是改写过程，它具有ROM的非的非易失性，又具备类似易失性，又具备类似RAM的功能，所以，的功能，所以，E2PROM兼有兼有RAM和和ROM的双重功能特点的双重功能特点 ；E2PROM的另一个的另一个优点优点是擦除可以是擦除可以按字节分别进行。由于字节的编程和擦除都只需要按字节分别进行。由于字节的编程和擦除都只需要10ms，并且，并且不需要特殊装置，因此可以进行在线的编程写入不需要特殊装置，因此可以进行在线的编程写入常见的常见的E2PROM芯片芯片Intel公司生产的高压编程芯片公司生产的高压编程芯片2816、2817，低压编程芯片，低压编程芯片281

19、6A、2817A、2864A，28010和和28040等；这些芯片的读出时间为等；这些芯片的读出时间为120250ns，字节擦写时，字节擦写时间在间在10ms左右左右 ；2817A有读出、保持和编程有读出、保持和编程3种工作方式，种工作方式，由、和信号的共同作用决定。由、和信号的共同作用决定。 195.3 ROM5.3 ROM存储器存储器205.3 ROM5.3 ROM存储器存储器五、五、Flash存储器存储器Flash存储器也称为存储器也称为Flash或闪存，是一种新型的可编程的只读或闪存，是一种新型的可编程的只读存储器，与存储器，与E2PROM类似，是一种电擦写类似，是一种电擦写ROM，但

20、它们之间有，但它们之间有区别。区别。E2PROM按字节擦写，速度慢；而按字节擦写，速度慢；而Flash按块擦写，速度按块擦写，速度快，一般在快，一般在65170ns之间之间 ，一片可以擦写，一片可以擦写100万次以上。万次以上。1、特点特点 （1）按区块或页面组织；除了可进行整个芯片的擦除和编程，）按区块或页面组织；除了可进行整个芯片的擦除和编程，还可按字节、区块或页面进行擦除与编程。还可按字节、区块或页面进行擦除与编程。 （2）可进行快速页面写入，大大提高了编程速度。）可进行快速页面写入，大大提高了编程速度。 （3）具有内部编程控制逻辑：写入时，由内部逻辑控制操作，）具有内部编程控制逻辑：写

21、入时，由内部逻辑控制操作，CPU可做其他工作。可做其他工作。 （4）具有在线系统编程能力：擦除与写入无需取下。）具有在线系统编程能力：擦除与写入无需取下。 （5）具有软件和硬件保护能力：可防止有用数据被破坏。）具有软件和硬件保护能力：可防止有用数据被破坏。 215.3 ROM5.3 ROM存储器存储器2、Flash的应用的应用闪存像闪存像RAM 一样可在线写入数据，又具有一样可在线写入数据，又具有ROM的的 非易失性，因而可以取代全部的非易失性，因而可以取代全部的UV-EPRAM和大和大 部分的部分的E2PROM。 监控程序、引导程序或监控程序、引导程序或BIOS等基本不变或不经常改变的程等基

22、本不变或不经常改变的程序。序。 闪存条、闪存卡（闪存条、闪存卡（Flash card，U盘），数字相机，个人数盘），数字相机，个人数字助理（字助理（PDN),MP3播放器，笔记本等辅存。即将取代软盘存播放器，笔记本等辅存。即将取代软盘存储器和硬磁盘。（因其无机械运动，存取速度快，体积小，可储器和硬磁盘。（因其无机械运动，存取速度快，体积小，可靠性高等优点）靠性高等优点） 225.3 ROM5.3 ROM存储器存储器3、Flash芯片芯片目前，市场上的目前，市场上的Flash 产品种类较产品种类较多，如多，如Intel公司推出的公司推出的28F系列、系列、美国美国Atmel公司生产的公司生产的2

23、9系列芯片系列芯片有有AT29C256、AT29C512、AT29C010、AT29C020、AT29C040和和AT29C080等，都是影等，都是影响较大的响较大的Flash存储器。如图为存储器。如图为AT29C040A存储芯片，容量为存储芯片，容量为512 K8位，是位，是32个引脚的个引脚的DIP封封装，与装，与Intel 27系列（系列（EPROM）引）引脚兼容脚兼容235.4 5.4 存储器的扩展设计存储器的扩展设计这是本章的重点内容这是本章的重点内容SRAM、ROM与与CPU的连接的连接（存储器容量的扩展）（存储器容量的扩展） 存储器要经过译码器等附加电路存储器要经过译码器等附加电

24、路 才能接向才能接向CPUCPU主系统主系统 存储器芯片经过扩展才能达到需求存储器芯片经过扩展才能达到需求扩展的方法：字扩展和位扩展扩展的方法：字扩展和位扩展245.4 5.4 存储器的扩展设计存储器的扩展设计一、存储器芯片与一、存储器芯片与CPU连接概述连接概述存储器芯片通过总线与存储器芯片通过总线与CPU连接，它们之间要交换地址信息、连接，它们之间要交换地址信息、数据和控制信息。其接口信号如图。数据和控制信息。其接口信号如图。A0AmD0DnRDWRCSSIZEXTACK/WAIT接口信号说明：接口信号说明：地址信号：地址信号：A0Am数据信号：数据信号：D0Dn读、写信号：读、写信号：R

25、D、WR（有时二者合二为一）（有时二者合二为一）片选信号：片选信号：CS（高地址译码产生）（高地址译码产生）多字节宽度（使能）信号：多字节宽度（使能）信号：SIZE （指明存取的字节数，如字节、字、双字等）（指明存取的字节数，如字节、字、双字等）握手信号：握手信号：XTACK（对异步总线为传输应答信号）（对异步总线为传输应答信号） WAIT（或（或READY）对半同步总线为）对半同步总线为 等待请求或准备就绪。等待请求或准备就绪。 255.4 5.4 存储器的扩展设计存储器的扩展设计1、存储器的地址分配、存储器的地址分配目前生产的存储器芯片，目前生产的存储器芯片，单片容量单片容量有限的，总是要

26、由许多片有限的，总是要由许多片才能组成所需容量的存储器，这就存在一个如何产生选片信才能组成所需容量的存储器，这就存在一个如何产生选片信号的问题。将存储器芯片与号的问题。将存储器芯片与CPU连接前，首先要连接前，首先要确定存储容确定存储容量量的大小，并选择相应的存储器芯片。选择好的存储器芯片的大小，并选择相应的存储器芯片。选择好的存储器芯片如何同如何同CPU有机地连接，并能进行有效寻址，这就是所要考有机地连接，并能进行有效寻址，这就是所要考虑的虑的存储器地址分配存储器地址分配问题问题 。内存分为内存分为RAM、ROM，RAM又分为系统区和用户区，用户又分为系统区和用户区，用户区又分为数据区和程序

27、区，各个部分如何区分是一个重要问区又分为数据区和程序区，各个部分如何区分是一个重要问题，这个问题往往是通过题，这个问题往往是通过译码器译码器来实现的来实现的 。265.4 5.4 存储器的扩展设计存储器的扩展设计2、存储器的地址译码、存储器的地址译码（1）片内译码片内译码存储芯片地址线通常应全部与系统的存储芯片地址线通常应全部与系统的低位地址总线低位地址总线相连。相连。这部分地址的译码是在存储芯片内完成的，称为这部分地址的译码是在存储芯片内完成的，称为“片内译片内译码码”。设某存储芯片有设某存储芯片有N根地址线，当该芯片被选中时，其地址线根地址线，当该芯片被选中时，其地址线将输入将输入N位地址

28、，芯片在其内部进行位地址，芯片在其内部进行N：2N译码；译码后的译码；译码后的地址范围为地址范围为00000(N位全为位全为0)到到11111(N位全为位全为1)，这种，这种情况称为情况称为 “全全0 全全1”。275.4 5.4 存储器的扩展设计存储器的扩展设计（2）存储器芯片片选端的处理）存储器芯片片选端的处理由一个存储芯片或芯片组构成的存储器地址单元有限，因此常由一个存储芯片或芯片组构成的存储器地址单元有限，因此常常需要在常需要在“地址方向地址方向”上加以扩充，简称上加以扩充，简称“地址扩充地址扩充”。 在系统存在在系统存在“地址扩充地址扩充”的情况下，必须对多个存储芯片或芯的情况下，必

29、须对多个存储芯片或芯片组进行寻址。这一寻址过程，主要通过将系统片组进行寻址。这一寻址过程，主要通过将系统高位地址线高位地址线与与存储芯片片选端存储芯片片选端相关联的方法来加以实现，但处理上十分灵活。相关联的方法来加以实现，但处理上十分灵活。最常用的方法是将最常用的方法是将片选端片选端与系统的与系统的高位地址线高位地址线相关联；相关联； 全译码法全译码法：系统的全部高位地址线，均参与对芯片：系统的全部高位地址线，均参与对芯片(组组)的译码的译码寻址；寻址； 部分译码法部分译码法：在系统的高位地址线中，只有一部分参与对芯：在系统的高位地址线中，只有一部分参与对芯片片(组组)的译码寻址；的译码寻址；

30、 线选法线选法：使用系统高位地址线中的某一根，来单独选中某个：使用系统高位地址线中的某一根，来单独选中某个芯片芯片(组组)。28全译码全译码：所有的系统地址线均参与对存储单元的译码寻址：所有的系统地址线均参与对存储单元的译码寻址,包括包括 片内译码和片内译码和 片选译码。全译码方式所形成的每个存储单元地址片选译码。全译码方式所形成的每个存储单元地址都是唯一的，都是唯一的，不存在地址重复不存在地址重复，但译码电路较复杂、连线较多，但译码电路较复杂、连线较多图示为全译码的例子：采用图示为全译码的例子：采用3-8译码，芯片译码，芯片2764(8K*8)在高位在高位地址地址A19-A130001110

31、时被选中，其地址范围时被选中，其地址范围1C000H1DFFFH。5.4 5.4 存储器的扩展设计存储器的扩展设计29部分译码部分译码：对存储芯片进行译码寻址时，只有部分高位地：对存储芯片进行译码寻址时，只有部分高位地址线参与。址线参与。对被选中的芯片来说，末参与译码的高位地址可以为对被选中的芯片来说，末参与译码的高位地址可以为1、也可以为也可以为 0；因此，每个存储单元将对应多个地址；因此，每个存储单元将对应多个地址(地址重地址重复复)。使用时，只选取其中的一个，一般都是将未用地址。使用时，只选取其中的一个，一般都是将未用地址设为设为0，而得到其可用地址。，而得到其可用地址。采用部分译码的方

32、法，可简化译码电路的设计，但由于地采用部分译码的方法，可简化译码电路的设计，但由于地址重复，系统的一部分地址空间资源将被浪费掉。址重复，系统的一部分地址空间资源将被浪费掉。5.4 5.4 存储器的扩展设计存储器的扩展设计30 线选法线选法：如果只用少数几根高位地址线进行芯片的译码，且每：如果只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片根负责选中一个芯片(组组)，这种方法被称为，这种方法被称为“线选方法线选方法”。线选法的线选法的优点优点是构成简单，是构成简单，缺点缺点是地址空间的浪费严重，由于是地址空间的浪费严重，由于有些地址线未参与译码，所以必然会出现有些地址线未参与译码，所

33、以必然会出现地址重复地址重复；此外，当通过线选的芯片此外，当通过线选的芯片(组组)增多时还会出现可用增多时还会出现可用地址空间不地址空间不连续连续的情况。的情况。芯片芯片 A19-A15 A14 A13 A12 - A0 一个可用地址范围一个可用地址范围 1 XXXXX 1 0 全全0-全全1 04000H -05FFFH 2 XXXXX 0 1 全全0-全全1 02000H -03FFFH5.4 5.4 存储器的扩展设计存储器的扩展设计315.4 5.4 存储器的扩展设计存储器的扩展设计二、存储器容量的扩展二、存储器容量的扩展1、信号线的连接、信号线的连接在微型机中在微型机中CPU对存储器要

34、进行读对存储器要进行读/写操作，由写操作，由地址总线地址总线给出地址信号；由给出地址信号；由控制总线控制总线（WR/RD）发出读）发出读/写控制信写控制信号；在号；在数据总线数据总线上进行数据的读上进行数据的读/写。写。所以，所以，CPU与存储器连接时，信号线的连接是指：与存储器连接时，信号线的连接是指：存储芯片的存储芯片的数据线数据线 存储芯片的存储芯片的地址线地址线 存储芯片的存储芯片的片选端片选端 存储芯片的存储芯片的读写控制线读写控制线325.4 5.4 存储器的扩展设计存储器的扩展设计2、位扩展、位扩展位扩展：位扩展：指存储器芯片的指存储器芯片的位数不能满足存储器要求位数不能满足存储

35、器要求的情况，的情况，需在位数方向扩展。需在位数方向扩展。若芯片的数据线正好若芯片的数据线正好8根，一次可从芯片中访问到根，一次可从芯片中访问到8位数据，位数据，全部数据线全部数据线与系统的与系统的8位数据总线位数据总线相连相连；若芯片的数据线若芯片的数据线不足不足8根根，一次不能从一个芯片中访问到，一次不能从一个芯片中访问到8位位数据，需利用数据，需利用多个芯片扩充多个芯片扩充数据位数据位这种扩充方式简称这种扩充方式简称“位扩展位扩展”，即，即“位并联位并联”。335.4 5.4 存储器的扩展设计存储器的扩展设计2114（1）A9A0I/O4I/O1片选片选D3D0D7D4A9A02114（

36、2）A9A0I/O4I/O1CECE多个位扩充的存储芯片的数据线连接于系多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数；统数据总线的不同位数；地址线的相应位、各控制线并联；地址线的相应位、各控制线并联；这些芯片应被看作是一个整体；这些芯片应被看作是一个整体；常被称为常被称为“芯片组芯片组”。345.4 5.4 存储器的扩展设计存储器的扩展设计3、字扩展、字扩展字扩展字扩展可以利用外加可以利用外加译码器译码器控制芯片的片选控制芯片的片选(CS)输入端实现输入端实现 各片各片RAM对应的对应的数据线、读数据线、读/写线对应并联写线对应并联； 低位地址线低位地址线也也并联并联起来；起来；

37、要增加的要增加的高位地址线高位地址线，通过，通过译码器译码器译码，将其输出分别接译码，将其输出分别接至各片的片选控制端。至各片的片选控制端。存储系统常需利用存储系统常需利用多个存储芯片扩充容量，多个存储芯片扩充容量，也就是扩充了地也就是扩充了地址范围；址范围；进行进行“字扩展字扩展”，需要利用存储芯片的，需要利用存储芯片的片选端片选端对多个存储芯对多个存储芯片（组）进行寻址；片（组）进行寻址；这种寻址方法，主要通过将存储器芯片的这种寻址方法，主要通过将存储器芯片的片选端与系统的高片选端与系统的高位地址线相关联位地址线相关联来实现；来实现；355.4 5.4 存储器的扩展设计存储器的扩展设计字扩

38、展字扩展片选端片选端D7D0A19A10A9A0（2）A9A0D7D0CE（1）A9A0D7D0CE译码器00000000010000000000365.4 5.4 存储器的扩展设计存储器的扩展设计4、SRAM/ROM与与CPU连接方法和步骤连接方法和步骤（1）分析理解题意。在已知芯片和系统容量的情况下，确定）分析理解题意。在已知芯片和系统容量的情况下，确定所需的芯片数所需的芯片数。 （2）分析地址空间分析地址空间 (3) 确定数据线、地址线、控制线确定数据线、地址线、控制线条数条数，并，并对应相连对应相连用现有的芯片如何构成所需容量的存储器呢？用现有的芯片如何构成所需容量的存储器呢？375.

39、4 5.4 存储器的扩展设计存储器的扩展设计三、存储器扩展举例三、存储器扩展举例例：用例：用Intel 2114 1K*4位位的芯片，构成一个的芯片，构成一个2KB RAM系统。系统。设设CPU提供提供8条数据线、条数据线、16条地址线。条地址线。共需四片，每两片一组，片内共需四片，每两片一组，片内10条地址条地址三种线的连接处理三种线的连接处理数据线：共数据线：共8条，低条，低4位、高位、高4位并联。位并联。片内地址线：共片内地址线：共10条，同时接到条，同时接到4个芯片。个芯片。每一组片如何实现（如何区分不同的两组）每一组片如何实现（如何区分不同的两组） ？ 385.4 5.4 存储器的扩

40、展设计存储器的扩展设计 395.4 5.4 存储器的扩展设计存储器的扩展设计（1）A10 A15。译码器。译码器6（输入）：输入）：64（输出），从（输出），从64条中条中选最低的选最低的2条出来。地址分配：条出来。地址分配：第第1组组 A15A10 A9A0地址最低 000000 0000000000 0000H 地址最高 000000 1111111111 03FFH第2组： A15A10 A9A0 地址最低 000001 0000000000 0400H 地址最高 000001 1111111111 07FFH全译码，全译码，特点特点：每一组的每一组的地址确定地址确定惟一，但惟一，但译码

41、电路译码电路较复杂较复杂405.4 5.4 存储器的扩展设计存储器的扩展设计（2）A10 A15。从译码器从译码器6条输入线中选条输入线中选1条出来选芯片组例，条出来选芯片组例，第第11条（条（0选定第选定第1组，组，1选定第选定第2组）。地址分配：组）。地址分配： 第第1组：组： A15A10 A9A0地址最低地址最低 000000 0000000000 0000H 地址最高地址最高 111101 1111111111 F7FFH第第2组：组： A15A10 A9A0 地址最低地址最低 000010 0000000000 0800H 地址最高地址最高 111111 1111111111 FF

42、FFH线选法特点线选法特点：地址重叠地址重叠用不同的地址用不同的地址线作为选片控线作为选片控制，地址分配制，地址分配不同。不同。32KB的的重叠重叠区区415.4 5.4 存储器的扩展设计存储器的扩展设计（2）A10 A15。从从译码器译码器6条输入线中选条输入线中选1条出来选芯片组例，条出来选芯片组例，第第15条（条（0表示选第表示选第1组，组， 1表示选第表示选第2组）。地址分配：组）。地址分配：第第1组组 A15A10 A9A0地址最低地址最低 000000 0000000000 0000H 地址最高地址最高 011111 1111111111 7FFFH第第2组：组： A15A10 A

43、9A0 地址最低地址最低 100000 0000000000 8000H 地址最高地址最高 111111 1111111111 FFFFH线选法，线选法，特点特点：地址重叠地址重叠用不同的用不同的地址线作地址线作为选片控为选片控制，地址制，地址分配不同分配不同32KB的的重叠区重叠区425.4 5.4 存储器的扩展设计存储器的扩展设计例，为某例，为某8位机（地址总线为位机（地址总线为16位）设计一个位）设计一个32KB容量的存储容量的存储器。要求采用器。要求采用2732A存储芯片构成存储芯片构成8KB的的EPROM区，地址从区，地址从0000H开始；采用开始；采用6264芯片构成芯片构成24KB的的RAM区，地址从区，地址从2000H