第5章存储器学习教案

1、会计学1第第5章存储器章存储器第一页，共76页。 存储器是计算机系统中具有存储器是计算机系统中具有记忆功能记忆功能的部件，它是由大量的的部件，它是由大量的记忆单元记忆单元(或称基本或称基本的存储电路的存储电路)组成的组成的, 用来存放用二进制数用来存放用二进制数表示的程序和数据。表示的程序和数据。5.15.1存储器概述存储器概述(i sh)(i sh)第1页/共76页第二页，共76页。速度快速度快 容量小容量小速度慢速度慢 容量大容量大寄存器寄存器内部内部Cache外部外部Cache主存储器主存储器辅助存储器辅助存储器大容量辅助存储器大容量辅助存储器CPU第2页/共76页第三页，共76页。存储

2、器操作：存储器操作： 读操作，非破坏性。读操作，非破坏性。 写操作，破坏性。写操作，破坏性。存储器的职能：存储器的职能： 信息交换中心。信息交换中心。 数据仓库。数据仓库。第3页/共76页第四页，共76页。一、存储器分类一、存储器分类(fn li)1. 1. 内存储器内存储器(ni cn ch (ni cn ch q)(q)(内存或主存内存或主存) ) 功能功能：存储当前运行所需的程序和数据。：存储当前运行所需的程序和数据。 特点特点：CPU可以直接访问并与其交换信可以直接访问并与其交换信 息，容量小，存取速度快。息，容量小，存取速度快。第4页/共76页第五页，共76页。2. 2. 外存储器外

3、存储器(wi cn ch (wi cn ch q)( q)( 外存外存) ) 功能功能：存储当前不参加运行的程序和数据：存储当前不参加运行的程序和数据。 特点特点：CPU不能直接访问，配备专门设不能直接访问，配备专门设备才能进行信息交换，容量备才能进行信息交换，容量大，存取速度慢。大，存取速度慢。第5页/共76页第六页，共76页。软盘(run pn)和软盘(run pn)驱动器第6页/共76页第七页，共76页。目前，存储器使用的存储介质有半导体器件，磁性材目前，存储器使用的存储介质有半导体器件，磁性材料，光盘等。一般把半导体存储器芯片作为内存。由于半导体料，光盘等。一般把半导体存储器芯片作为内

4、存。由于半导体存储器具有存取速度快、集成度高、体积小、功耗低、应用方存储器具有存取速度快、集成度高、体积小、功耗低、应用方便等优点，在此我们便等优点，在此我们(w men)只讨论半导体存储器。只讨论半导体存储器。第7页/共76页第八页，共76页。存储器的主要存储器的主要(zhyo)技术指标技术指标1. 1. 存储容量（存放存储容量（存放(cnfng)(cnfng)二进制信息的二进制信息的总位数）总位数）存储容量存储容量=存储单元个数存储单元个数每个存储单元的位数每个存储单元的位数常用单位：常用单位：MB、GB、TB其中：其中：1kB=210B 1M=210kB=220B 1GB=210MB=2

5、30B 1TB=210GB=240B第8页/共76页第九页，共76页。2. 2. 存取时间和存取周期存取时间和存取周期(zhuq)(zhuq)存取时间存取时间又称存储器访问时间。指又称存储器访问时间。指启动一次存储器操作到完成该操作所需的启动一次存储器操作到完成该操作所需的时间时间 tA。存取周期存取周期是连续启动两次独立的存是连续启动两次独立的存储器操作所需的最小的时间间隔储器操作所需的最小的时间间隔TC，一般，一般TCtA 。第9页/共76页第十页，共76页。3. 3. 可靠性可靠性可靠性指存储器对电磁场及温度等可靠性指存储器对电磁场及温度等变化的抗干扰能力。变化的抗干扰能力。4. 4.

6、功耗功耗功耗低的存储系统可以减少对电源功耗低的存储系统可以减少对电源容量的要求，同时提高可靠性。容量的要求，同时提高可靠性。第10页/共76页第十一页，共76页。5. 2.1半导体存储器的分类半导体存储器的分类第11页/共76页第十二页，共76页。第12页/共76页第十三页，共76页。半导体存储器只读存储器 （ROM）随机存取存储器（RAM）掩膜式ROM一次性可编程ROM（PROM） 可擦除可编程ROM（EPROM）电擦除可编程ROM（EEPROM）闪存（FLASH Memory)第13页/共76页第十四页，共76页。第14页/共76页第十五页，共76页。半导体存储器的组成半导体存储器的组成(

7、z chn) 半导体存储器由地址寄存器，译码电路、存储体、半导体存储器由地址寄存器，译码电路、存储体、读读/写驱动器、数据寄存器、控制逻辑等写驱动器、数据寄存器、控制逻辑等6个部分组成。个部分组成。 ABDB 启动启动片选片选读读/写写存储器的基本存储器的基本(jbn)(jbn)组成组成第15页/共76页第十六页，共76页。 基本存储电路是组成(z chn)存储器的基础和核心，它用于存放一位二进制信息“0”或“1”。若干基本存储电路（或称记忆单元）组成(z chn)一个存储单元，一个存储单元一般存储一个字节，即存放8位二进制信息，存储体是存储单元的集合体。 第16页/共76页第十七页，共76页

8、。译码器A5A4A3A2A1A06301存储单元64个单元行译码A2A1A0710列译码A3A4A501764个单元单译码双译码第17页/共76页第十八页，共76页。单译码：16个4位的存储单元(cn ch dn yun)双译码：1024个存储单元第18页/共76页第十九页，共76页。 用于存放CPU访问存储单元(cn ch dn yun)的地址，经译码驱动后指向相应的存储单元(cn ch dn yun)。 第19页/共76页第二十页，共76页。第20页/共76页第二十一页，共76页。1、六管静态存储、六管静态存储(cn ch)电路电路图图5.7为为6个个MOS管组成的管组成的双稳态电路双稳态

9、电路。5.35.3读写存储器读写存储器RAMRAM基本存储基本存储(cn ch)电路电路第21页/共76页第二十二页，共76页。 图图5.7 六管静态六管静态RAM基本基本(jbn)存储电存储电路路Y地址译码地址译码VccV7 I / OV8 I / OV3V4V5V2V6A V1B DiDiX地址译码地址译码图中图中V1V2V1V2是是工 作 管 ，工 作 管 ，V3V4V3V4是负载是负载管，管，V5V6V5V6是是控制控制(kngzh)(kngzh)管管，V7V8V7V8也是也是控制控制(kngzh)(kngzh)管管， 它 们 为 同， 它 们 为 同一 列 线 上 的一 列 线 上

10、的存 储 单 元 共存 储 单 元 共用。用。第22页/共76页第二十三页，共76页。特点：特点：(1) 不需要刷新，简化外围电路。不需要刷新，简化外围电路。 (2) 内部管子较多，功耗大，集成度低。内部管子较多，功耗大，集成度低。第23页/共76页第二十四页，共76页。刷新放大器刷新放大器数据数据I/O线线T1CS行选择信行选择信号号单管单管DRAM基本存储元电路基本存储元电路T2列选择列选择 信号信号图图5.85.8为单管动态为单管动态RAMRAM的基本存储的基本存储(cn ch)(cn ch)电路，由电路，由MOSMOS晶体管和一个电容晶体管和一个电容CSCS组成。组成。 2、单管存储、

11、单管存储(cn ch)电路电路第24页/共76页第二十五页，共76页。特点：特点：(1) 每次读出后，内容被破坏，要采取恢每次读出后，内容被破坏，要采取恢复措施，即需要刷新，外围电路复杂复措施，即需要刷新，外围电路复杂。(2) 集成度高，功耗低。集成度高，功耗低。第25页/共76页第二十六页，共76页。 典型的静态典型的静态RAM芯片芯片 不同的静态(jngti)RAM的内部结构基本相同，只是在不同容量时其存储体的矩阵排列结构不同。典型的静态(jngti)RAM芯片如Intel 6116（2K8位），6264（8K8位），62128（16K8位）和62256（32K8位）等。 图5.9为SRA

12、M 6264芯片的引脚图，其容量为8K8位，即共有8K（213）个单元，每单元8位。因此，共需地址线13条，即A12A0；数据线8条即I/O8I/O1、WE、OE、CE1、CE2的共同作用决定了SRAM 6264的操作方式，如表5.2所示。 第26页/共76页第二十七页，共76页。1 2 3 4 5 6 7 8 9 10 11 12 13 1428 27 26 25 24 23 22 21 20 19 18 17 16 156264 NC A4 A5 A6 A7 A8 A9 A10 A11 A12I/O1 I/O2 I/O3GNDVCCWE CE2 A3 A2 A1 OE A0 CE1 I/O

13、8 I/O7 I/O6 I/O5 I/O4 表表5.2 62645.2 6264的操作的操作(cozu)(cozu)方式方式I/O1 I/O8IN写写 0100IN写写 1100OUT读读 0101高阻高阻输出禁输出禁止止1101高阻高阻未选中未选中0高阻高阻未选中未选中1I/O1 I/O8方式方式 WE CE1CE2OE 图图5.9 SRAM 6264引脚图引脚图第27页/共76页第二十八页，共76页。 典型的动态典型的动态RAM芯片芯片 一种典型的一种典型的DRAM如如Intel 2164。2164是是64K1位的位的DRAM芯片芯片(xn pin)，片内含有，片内含有64K个存储单元，所

14、以，需要个存储单元，所以，需要16位地址线寻址位地址线寻址。为了减少地址线引脚数目，采用行和列两部分地址线各。为了减少地址线引脚数目，采用行和列两部分地址线各8条，内条，内部设有行、列地址锁存器。利用外接多路开关，先由行选通信号部设有行、列地址锁存器。利用外接多路开关，先由行选通信号RAS选通选通8位行地址并锁存。随后由列选通信号位行地址并锁存。随后由列选通信号CAS选通选通8位列地址位列地址并锁存，并锁存，16位地址可选中位地址可选中64K存储单元中的任何一个单元。存储单元中的任何一个单元。 第28页/共76页第二十九页，共76页。 图图5.10 Intel 2164 DRAM芯片芯片(xn

15、 pin)引脚图引脚图GNDDin A7 A5 A4 A3 A6 Dout VCCA0 A1 A2 NC21641 16 WER ASCASA0A7：地址输入：地址输入 CAS：列地址选通：列地址选通 RAS：行地址选通：行地址选通 WE：写允许：写允许 Din：数据输入：数据输入 Dout： 数据输出数据输出 Vcc：电源：电源 GND：地：地 第29页/共76页第三十页，共76页。5.4 5.4 只读存储器只读存储器ROMROM基本基本(jbn)存储电路存储电路第30页/共76页第三十一页，共76页。掩膜掩膜ROM特点：特点：(1) 器件制造厂在制造时编制程序器件制造厂在制造时编制程序,用

16、用户不能修改。户不能修改。 (2) 用于产品批量生产。用于产品批量生产。 (3) 可由二极管和三极管电路组成。可由二极管和三极管电路组成。第31页/共76页第三十二页，共76页。1.1.字译码结构字译码结构(jigu)(jigu) 图图5.11为三极管构成的为三极管构成的44位的存储矩阵，位的存储矩阵，地址地址(dzh)译码采用单译码方式，它通过对所译码采用单译码方式，它通过对所选定的某字线置成低电平来选择读取的字。位选定的某字线置成低电平来选择读取的字。位于矩阵交叉点并与位线和被选字线相连的三极于矩阵交叉点并与位线和被选字线相连的三极管导通，使该位线上输出电位为低电平，结果管导通，使该位线上

17、输出电位为低电平，结果输出为输出为“0”，否则为，否则为“1”。 第32页/共76页第三十三页，共76页。用用MOS三极管取代二极管便构成三极管取代二极管便构成(guchng)了了MOS ROM阵列阵列字线字线1 字线字线2 字线字线3 字线字线4字字地地址址译译码码器器VDDD4 D3 D2 D1A1A000 01 10 11位线位线4位线位线3位线位线2位线位线14 3 2 1位位字字1 2 3 40 0 1 01 1 0 11 1 1 00 1 0 0D4 D3 D2 D1MOS管管ROM阵列阵列(zhn li)第33页/共76页第三十四页，共76页。第34页/共76页第三十五页，共76

18、页。二、可编程二、可编程ROM (PROM)第35页/共76页第三十六页，共76页。图5-12 熔丝式PROM的基本(jbn)存储结构第36页/共76页第三十七页，共76页。 制造时每一单元都由熔丝接通，则存储制造时每一单元都由熔丝接通，则存储(cn (cn ch)ch)的都是的都是0 0信息。用户可根据程序需要，利用编程写信息。用户可根据程序需要，利用编程写入器对选中的基本存储入器对选中的基本存储(cn ch)(cn ch)电路通以电路通以20-50mA20-50mA电电流，将熔丝烧断，则该单元存储流，将熔丝烧断，则该单元存储(cn ch)(cn ch)信息信息1 1。 第37页/共76页第

19、三十八页，共76页。特点：特点：(1) 出厂时里面没有信息。出厂时里面没有信息。 (2) 用户根据自己需要对其进行设置用户根据自己需要对其进行设置(编程编程)。 (3) 只能使用一次，一旦进行了编程不能擦只能使用一次，一旦进行了编程不能擦除片内信息。除片内信息。 第38页/共76页第三十九页，共76页。三、可擦除、可编程三、可擦除、可编程ROM（EPROM）第39页/共76页第四十页，共76页。第40页/共76页第四十一页，共76页。PPSD SIO2 SIO2+N基底基底源极源极漏极漏极多晶硅浮置多晶硅浮置栅栅字选线字选线浮置栅浮置栅 场效应管场效应管位位线线(a) EPROM的基本的基本(

20、jbn)存储结构存储结构(b) 浮置栅雪崩浮置栅雪崩(xubng)注入型场效应管结构注入型场效应管结构第41页/共76页第四十二页，共76页。特点：特点：(1) 可以多次修改擦除。可以多次修改擦除。 (2) EPROM通过紫外线光源擦除通过紫外线光源擦除(编程后，编程后，窗口应贴上不透光胶纸窗口应贴上不透光胶纸)。 第42页/共76页第四十三页，共76页。 典型的典型的EPROM芯片芯片 常用常用(chn yn)(chn yn)的典型的典型EPROMEPROM芯片有：芯片有：27162716（2K2K8 8）、）、27322732（4K4K8 8）、）、27642764（8K8K8 8）、）、

21、2712827128（16K16K8 8）、）、2725627256（32K32K8 8）、）、2751227512（64K64K8 8）等）等。 第43页/共76页第四十四页，共76页。VDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2Vss第44页/共76页第四十五页，共76页。Intel-27128芯片芯片(xn pin)是一块是一块16K8bit的的EPROM芯片芯片(xn pin)，如图所示：，如图所示：允许输出和允许输出和片选逻辑

22、片选逻辑CEA0A13 Y译码译码X译码译码 输出缓冲输出缓冲 Y门门16K 8位位存储矩阵存储矩阵 OE数据输出数据输出. PGM 27128结构结构(jigu)框图框图第45页/共76页第四十六页，共76页。VCCPGM A13 A8 A9 A11 OE A10 CE D7 D6 D5 D4 D3 1 2 3 4 5 6 7 8 9 10 11 12 13 1428 27 26 25 24 23 22 21 20 19 18 17 16 1527128VPP A12 A7 A6 A5 A4 A3 A2 A1 A0D0 D1 D2GND封装及引脚封装及引脚27128封装图封装图 A0A13

23、地址输入，地址输入，214=16K D0D7 双向数据线双向数据线 VPP 编程电压输入端编程电压输入端 OE 输出允许信号输出允许信号 CE 片选信号片选信号 PGM 编程脉冲输入端，读数据编程脉冲输入端，读数据 时，时，PGM=1第46页/共76页第四十七页，共76页。操作方式操作方式读读输出禁止输出禁止备用备用(功率下降功率下降)编程禁止编程禁止编程编程Intel 编程编程校验校验Intel 标识符标识符CEOEPGMA9VppVcc输输出出L L H H L L L LL H X X H H L LH H X X L L H HX X X X X X X HVcc Vcc Vcc Vc

24、c Vcc Vcc Vcc VccVcc Vcc Vcc Vpp Vpp Vpp Vpp VccDOUT 高阻高阻 高阻高阻 高阻高阻 DIN DIN DOUT 编码编码27128操作操作(cozu)方式方式第47页/共76页第四十八页，共76页。电可擦除的可编程电可擦除的可编程ROM（EEPROM）第48页/共76页第四十九页，共76页。第49页/共76页第五十页，共76页。 本节要解决两个问题：本节要解决两个问题： 一个是如何用容量较小、字长较短的芯片，组成一个是如何用容量较小、字长较短的芯片，组成(z chn(z chn) )微机微机系统所需的存储器；系统所需的存储器； 另一个是存储器与

25、的连接方法与应注意的问题。另一个是存储器与的连接方法与应注意的问题。5.4存储器与存储器与CPU的接口技术的接口技术第50页/共76页第五十一页，共76页。 用位或位的存储器芯片构成位的存储器，可采用位并用位或位的存储器芯片构成位的存储器，可采用位并联的方法。例如，可以用片位的芯片组成容量为联的方法。例如，可以用片位的芯片组成容量为位的存储器。这时，各芯片的数据线分别接到数据总线的各位的存储器。这时，各芯片的数据线分别接到数据总线的各位，而地址线的相应位及各控制线，则并联在一起。或用片位，而地址线的相应位及各控制线，则并联在一起。或用片位的芯片，组成位的存储器的情况位的芯片，组成位的存储器的情

26、况(qngkung)(qngkung)。这时，一片芯片的数据线接数据总线的低。这时，一片芯片的数据线接数据总线的低4 4位，位，另一片芯片的数据线则接数据总线的高另一片芯片的数据线则接数据总线的高4 4位。而两片芯片的地址位。而两片芯片的地址线及控制线则分别并联在一起。线及控制线则分别并联在一起。一、存储器芯片一、存储器芯片(xn pin)的扩充的扩充（一）位数的扩充（一）位数的扩充(kuchng)位扩展位扩展第51页/共76页第五十二页，共76页。第52页/共76页第五十三页，共76页。第53页/共76页第五十四页，共76页。 当扩充存储容量时，采用地址串联的方法。这时，要用到地址译码当扩充

27、存储容量时，采用地址串联的方法。这时，要用到地址译码电路，以其输入的地址码来区分高位地址，而以其输出端的控制线来对电路，以其输入的地址码来区分高位地址，而以其输出端的控制线来对具有相同具有相同(xin tn)(xin tn)低位地址的几片存储器芯片进行片选。低位地址的几片存储器芯片进行片选。 （二）地址的扩充（二）地址的扩充(kuchng)字扩展字扩展 地址译码电路是一种可以将地址码翻译成相应控制信号的电地址译码电路是一种可以将地址码翻译成相应控制信号的电路。有路。有2-42-4译码器，译码器，3-83-8译码器等。例如，一个译码器等。例如，一个2-42-4译码器，输入译码器，输入端为端为A0

28、A0、A1 2A1 2位地址码，输出位地址码，输出4 4根控制线，对应于地址码的根控制线，对应于地址码的4 4种状种状态，不论地址码态，不论地址码A0A0、A1A1为何值，输出总是为何值，输出总是(zn(zn sh) sh)只有一根只有一根线处于有效状态，如逻辑关系表中所示，输出以低电平为有效。线处于有效状态，如逻辑关系表中所示，输出以低电平为有效。第54页/共76页第五十五页，共76页。第55页/共76页第五十六页，共76页。 例：下图是用例：下图是用4 4片片16K16K8 8位的存储器芯片（或是经过位位的存储器芯片（或是经过位扩充的芯片组）组成扩充的芯片组）组成64K64K8 8位存储器

29、的连接线路。位存储器的连接线路。16K16K存储存储器芯片的地址为器芯片的地址为1414位，而位，而64K64K存储器的地址码应有存储器的地址码应有(yn (yn yu)16yu)16位。连接时，各芯片的位。连接时，各芯片的1414位地址线可直接接地址总线位地址线可直接接地址总线的的A0A0A13A13，而地址总线的，而地址总线的A15A15，A14A14则接到则接到2-42-4译码器的输入译码器的输入端，其输出端端，其输出端4 4根选择线分别接到根选择线分别接到4 4片芯片的片选片芯片的片选CSCS端。端。第56页/共76页第五十七页，共76页。 因此，在任一地址码时，仅有一片芯片处于被选中

30、的工作状态因此，在任一地址码时，仅有一片芯片处于被选中的工作状态(zhungti)(zhungti)，各芯片地址范围如下表所示。，各芯片地址范围如下表所示。 第57页/共76页第五十八页，共76页。二、存储器与二、存储器与CPUCPU的连接的连接(linji)(linji)数据总线数据总线控制总线控制总线CPU 地址总线地址总线 存存 储储 器器 CPU与存储器连接与存储器连接(linji)示示意图意图 第58页/共76页第五十九页，共76页。 存储器与存储器与CPUCPU连接时，原则上可将存储器的地址连接时，原则上可将存储器的地址线、数据线与控制信号线分别接到线、数据线与控制信号线分别接到C

31、PUCPU的地址总线、的地址总线、数据总线和控制总线上去数据总线和控制总线上去(shng q)(shng q)。但在实用中，。但在实用中，有些问题必须加以考虑。有些问题必须加以考虑。 第59页/共76页第六十页，共76页。1. CPU1. CPU总线的负载总线的负载(fzi)(fzi)能能力。力。 (1) 直流负载能力直流负载能力 一个一个TTL电平电平(2) 电容负载能力电容负载能力 100PF由于存储器芯片是由于存储器芯片是MOS器件，直流负载器件，直流负载很小，它的输入电容为很小，它的输入电容为510PF。所以。所以a. a. 小系统中，小系统中，CPU与存储器可直连，与存储器可直连，b

32、. b. 大系统中因连接芯片较多，为防总线过载常加驱动大系统中因连接芯片较多，为防总线过载常加驱动器器在在80868086系统中系统中, ,常用常用82268226、82278227总线收发器实现驱动。总线收发器实现驱动。第60页/共76页第六十一页，共76页。2. CPU的时序的时序(sh x)和存储器芯片存取速度的和存储器芯片存取速度的配合配合选择存储器芯片要尽可能满足CPU取指令和读写存储器的时序要求。一般选高速存储器，避免需要在CPU有关时序中插入TW，降低CPU速度，增加WAIT信号产生电路。第61页/共76页第六十二页，共76页。3. 3. 存储器的地址分配存储器的地址分配(fnp

33、i)(fnpi)和选片问题和选片问题。内存包括内存包括RAMRAM和和ROMROM两大部分，而两大部分，而RAMRAM又分为又分为(fn wi)(fn wi)系统区（即监控程序或操作系统占系统区（即监控程序或操作系统占用的内存区域）和用户区，因而，要合理地分用的内存区域）和用户区，因而，要合理地分配内存地址空间。配内存地址空间。此外，由于目前生产的存储器芯片，其单此外，由于目前生产的存储器芯片，其单片的存储容量有限，需要若干片存储器芯片才片的存储容量有限，需要若干片存储器芯片才能组成一个存储器，故要求正确解决芯片的片能组成一个存储器，故要求正确解决芯片的片选信号。选信号。第62页/共76页第六

34、十三页，共76页。4. 4. 各种各种( zhn)( zhn)信号线的配合与连信号线的配合与连接接 由于由于CPUCPU的各种信号要求与存储的各种信号要求与存储器的各种信号要求有所不同，往往器的各种信号要求有所不同，往往要配合以必要的辅助电路。要配合以必要的辅助电路。第63页/共76页第六十四页，共76页。 数据线：数据传送一般是双向的。存储器芯片的数据线：数据传送一般是双向的。存储器芯片的数据线有输入输出共用的和输入输出分开的的两种结数据线有输入输出共用的和输入输出分开的的两种结构。对于构。对于(duy)(duy)共用的数据线，由于芯片内部有三共用的数据线，由于芯片内部有三态驱动器，故它可以

35、直接与态驱动器，故它可以直接与CPUCPU数据总线连接。而输入数据总线连接。而输入线与输出线分开的芯片，则要外加三态门，才能与线与输出线分开的芯片，则要外加三态门，才能与CPUCPU数据总线相连数据总线相连, ,如下图所示：如下图所示：第64页/共76页第六十五页，共76页。 地址线地址线：存储器的地址线一般可以直接接到：存储器的地址线一般可以直接接到CPUCPU的地址总线。而的地址总线。而大容量的动态大容量的动态RAMRAM，为了减少引线的，为了减少引线的数目，往往采用数目，往往采用分时输入分时输入的方式，这时，需在的方式，这时，需在CPUCPU与与存储器芯片之间加上存储器芯片之间加上多路转

36、换开关多路转换开关，用，用CASCAS与与RASRAS分分别将地址的高位与低位送入存储器。别将地址的高位与低位送入存储器。 第65页/共76页第六十六页，共76页。 控制线控制线：CPUCPU通过控制线送出命令，以控制存储通过控制线送出命令，以控制存储器的读写操作，以及送出片选信号、定时信号等。器的读写操作，以及送出片选信号、定时信号等。 一般指存储器的一般指存储器的WE、OE、CS等与等与CPU的的RD、WR等相连，不同的存储器和等相连，不同的存储器和CPUCPU连接时其使用的连接时其使用的控制信号也不完全相同。控制信号也不完全相同。 第66页/共76页第六十七页，共76页。 单片的存储器芯

37、片的容量是有限的，整单片的存储器芯片的容量是有限的，整机的存储器由若干芯片组成，应考虑到：机的存储器由若干芯片组成，应考虑到：1. . 地址的分配。地址的分配。 2. . 存储器芯片的选择存储器芯片的选择( (片选片选) )CPU对存储器操作时，先进行片选，再从选中芯片对存储器操作时，先进行片选，再从选中芯片中根据地址译码选择存储单元进行数据的存取。中根据地址译码选择存储单元进行数据的存取。第67页/共76页第六十八页，共76页。存储器空间的划分和地址编码是靠地址线存储器空间的划分和地址编码是靠地址线来实现的来实现的。对于多片存储器芯片构成的存储器其对于多片存储器芯片构成的存储器其地址编码的原

38、则是：地址编码的原则是： 一般情况下，一般情况下，CPU能提供的地址线根数大能提供的地址线根数大于存储器芯片地址线根数，对于多片于存储器芯片地址线根数，对于多片6264与与8086相连的存储器，相连的存储器，A0A12作为片内选址，作为片内选址，A13A19作为选择不同的作为选择不同的6264。1. 1. 低位片内选址低位片内选址2. 2. 高位选择芯片高位选择芯片( (片选片选) )第68页/共76页第六十九页，共76页。 全译码法中，对剩余的全部高位全译码法中，对剩余的全部高位(o wi)地址线进行译码称为全译码法。地址线进行译码称为全译码法。a. 译码电路复杂。译码电路复杂。 b. 每组的地址区间是确定的、唯一的每组的地址区间是确定的、唯一的。特点：特点：1.1.全译码法：全译码法：片选信号产生的方法片选信号产生的方法第69页/共76页第七十页，共76页。 图