微机原理第六章

1、第第6章章 半导体存储器半导体存储器n主要内容u半导体存储器的分类、特点及选用u存储器芯片的接口特性（容量、管脚）u存储器的接口设计（CPU和存储器的连接）u分级存储器结构Cache的概念和基本原理虚拟存储器的概念和基本原理存储器概述存储器概述n存储器分类u按存储介质磁介质存储器：主要有磁芯、磁带、磁盘、磁泡和磁鼓光存储器：只读式CD-ROM、可擦写光盘半导体存储器：当前计算机系统的主存主要用半导体存储器n存储元件由半导体器件组成n优点：体积小、功耗低、存取时间短n学习的重点存储器概述存储器概述n存储器分类u按存储器与CPU的耦合程度内存储器（内存）n用来存储当前运行所需的程序和数据nCPU可

2、直接访问内存并与其交换信息n存取速度快，容量小、价格高；由半导体存储器构成外存储器（外存）n存放当前不参加运行的程序和数据nCPU不能直接访问，必须通过专门的设备才能读写n容量大，速度慢，价格相对便宜；由磁介质存储器和光存储器构成存储器概述存储器概述n存储器分类u按存储器的可读写性读写存储器（RAM）n可进行在线的直接读写操作只读存储器（ROM）n计算机系统开始工作之前就写入信息n系统在工作过程中通常不能或不易对其进行写操作，只能进行读操作存储器概述存储器概述n存储器分类u按掉电后存储信息可否保持易失性存储器n一旦掉电，所存信息丢失非易失性存储器n掉电后，所存信息仍可保存存储器概述存储器概述n

3、存储器分类u按数据存取的随机性随机存取存储器（RAM）n存储单元可直接被访问，存取时间与存储单元的物理位置无关顺序存取存储器（SAM）n存储单元的访问必须按顺序进行与存储单元的物理位置有关n例如：磁带存储器直接存取存储器（DAM）n半随机、半顺序n例如：磁盘、光盘半导体存储器概述半导体存储器概述n半导体存储器分类uROM和RAM按照易失性和可写性标准分为ROM和RAM半导体存储器概述半导体存储器概述n半导体存储器分类uROM和RAM掌握基本存储结构、特点、应用场合区分RAM和ROM的“写操作”nRAM：直接可写nROM：“写”操作需额外的条件编程操作新类型的半导体存储器n发展方向nROM具有R

4、AM的可直接写功能nRAM具有ROM的非易失性nFlash存储器nNVRAM半导体存储器概述半导体存储器概述n半导体存储器分类u按内部使用的晶体管类型双极型n工作速度快n集成度低、功耗大、价格高MOS型n速度相对慢n集成度高、制造简单、成本低、功耗低n应用更加广泛半导体存储器概述半导体存储器概述n半导体存储器的结构半导体存储器概述半导体存储器概述n半导体存储器的结构u存储体存储体是存储单元的集合体若干基本存储电路组成一个存储单元一个基本存储电路用于存放一位二进制信息“0”或“1”数据线的根数与每个存储单元内的基本存储单元数相等每个存储单元有一个编号，称为地址地址线的根数n与存储单元的数量N之间

5、的关系为n2n = N 半导体存储器概述半导体存储器概述n半导体存储器的结构u地址译码电路译码器的功能是实现多选1，即对于某一个输入的地址码，输出线上有唯一一个高电平（或低电平）与之对应 设其输入端的地址线有n根，输出线数为N，则它分别对应2n个不同的地址码，作为对存储单元的选择线（字线）地址译码方式n单线性译码方式n复合译码方式n译码电路分为行译码和列译码n举例： 1024 1 存储器半导体存储器概述半导体存储器概述n半导体存储器的结构u读写控制电路有读出放大器，写入电路、数据寄存器（三态双向缓冲）和读/写控制逻辑电路构成；它是数据信息输入输出的通道CPU通过读/写控制信号及片选信号对存储器

6、加以控制片选有效，该存储器被选中，可通过读/写来控制对选中的单元进行读或写；片选无效，则三态缓冲器处于高阻状态，存储器芯片与数据总线“脱开”半导体存储器概述半导体存储器概述n半导体存储器主要性能指标u存储器容量存储器容量是指存储器可以容纳的二进制信息总量，即存储信息的总位（bit）数（或字节数）通常表示为：存储单元个数每存储单元的位数每存储单元的位数通常是该芯片的数据总线宽度n书P159例6-1n存储器芯片6116（地址线有11根，数据线有8根）则该芯片的容量是：n211 8 =2048 8n16384位（bit）n2KB（Byte）半导体存储器概述半导体存储器概述n半导体存储器主要性能指标u

7、存取速度存取速度可用存取时间和存储周期这两个时间参数来衡量存取时间：指CPU发出有效存储器地址从而启动一次存储器读写操作，到该读写操作完成所经历的时间存储周期：连续启动两次独立的存储器操作所需要的最小时间间隔，这个时间一般略大于存取时间（存储周期中包含了存取时间）半导体存储器概述半导体存储器概述n半导体存储器主要性能指标u其它指标可靠性（MTBF）功耗体积价格、性价比随机存取存储器随机存取存储器RAMnRAM(Random Access Memory)：随机存取存储器n特点u随机地对其中的各个存储单元进行读写操作u易失性：断电后信息丢失n分为：u静态RAM（SRAM）u动态RAM（DRAM）随

8、机存取存储器随机存取存储器RAMn静态RAM（SRAM）u基本存储单元电路由触发器构成基本存储电路，数据一旦存入存储器就能够稳定地保持n书P162 图6-2-2 6管构成的基本存储单元n写入、读出n只要不掉电，就能保持写入的信息n读出过程是非破坏性的随机存取存储器随机存取存储器RAMn静态RAM（SRAM）uSRAM按制造工艺划分双极型SRAMn速度快（与CPU同样的速度极）n集成度低、功耗大、价格高n通常作为CPU的高速Cache集成在处理器芯片中，容量不大MOS型SRAMn常以芯片的形式出现，容量也稍大随机存取存储器随机存取存储器RAMn静态RAM（SRAM）uSRAM的特点速度快、状态稳

9、定、接口简单基本存储单元需要多个管子构成，集成度低，成本高、功耗较大，常见的SRAM芯片容量普遍较小，一般用于高速缓存和小容量内存系统随机存取存储器随机存取存储器RAMn静态RAM（SRAM）u典型的静态RAM芯片6116不同的静态RAM的内部结构基本相同芯片6116（2K8位）n地址线：11根A0A10（211）n数据线：8根D0D7内部结构nP164 图6-2-4引脚n地址线、数据线n控制线： 、 、CEWEOE随机存取存储器随机存取存储器RAMn静态RAM（SRAM）u典型的静态RAM芯片6116工作方式nCPU只有在片选信号上输入有效电平，才能对其进行访问操作随机存取存储器随机存取存储

10、器RAMn静态RAM（SRAM）u典型的静态RAM芯片6264（8K8位），62128（16K8位）和62256（32K8位）等随机存取存储器随机存取存储器RAMn动态RAM（DRAM）u基本存储单元电路由一个MOS管和电容构成，原理上是通过对电容充、放电来存入信息的n书P165 图6-2-6n写入、读出n刷新n电容上所保存的电荷就会随着时间而泄漏，造成了信息的丢失，因此需要定时给电容充电以保持当前存储的信息刷新操作n在动态RAM的使用过程中，需要这种周期性的刷新操作随机存取存储器随机存取存储器RAMn动态RAM（DRAM）uDRAM的特点DRAM存储器都属于MOS型结构简单、集成度高、功耗小

11、、成本低工作速度慢于SRAM因为需要刷新，DRAM需要复杂的外部电路支持一般用于大容量内存系统（微机的内存）随机存取存储器随机存取存储器RAMn动态RAM（DRAM）u典型的DRAM芯片216464K1位内部结构：书P167 图6-2-8n存储体：4个128128的存储矩阵nDRAM的容量大，为减少芯片引脚，地址线分为两部分，通过两次传输n行地址、列地址n行地址选通信号 、列地址选通信号n刷新：送入7位行地址，选中4个存储器矩阵的同一行，同时对4128个单元进行刷新，2ms刷新一遍n读、写：存储单元的选取、 控制读/写RASCASWE随机存取存储器随机存取存储器RAMn动态RAM（DRAM）u

12、典型的DRAM芯片2164引脚n地址线n数据线n控制线： 、 、RASCASWE只读存储器只读存储器ROMnROM(Read Only Memory)：只读存储器n特点u一旦写入，在工作过程中，只能读出不能重写u非易失性：掉电，内容不会丢失u用于存放各种系统软件、应用程序、常数、表格等u当今的ROM类存储器都为MOS型n分为：u掩模ROM、PROM、EPROM、E2PROMuFlash Memory只读存储器只读存储器ROMn掩模ROMu特点ROM制作阶段，通过掩模工序将信息做到芯片里制成后，用户不能修改适合批量生产和使用u芯片举例：书P168 图6-2-9只读存储器只读存储器ROMn可编程的

13、ROM（PROM）u特点一次性可编程ROM出厂时，存储内容为全1（0），用户可利用编程器将某些单元改写为0（1）一旦编成，不能再改变只读存储器只读存储器ROMn可擦除可编程的ROM（EPROM）u基本存储电路书P169 图6-2-10采用绝缘栅MOS管构成。利用与周围完全绝缘的栅极上是否带有电荷决定存储的信息是1，还是0出厂时，存放信息为1编程过程：在漏极和源极之间加高电压，将电荷注入栅极，即对某些单元写入0的过程擦除：特定波长的紫外线光源加到EPROM上（20分钟） ，MOS管恢复到初始态1，从而擦除所有写入的信息只读存储器只读存储器ROMn可擦除可编程的ROM（EPROM）u特点可多次进行

14、擦除和重写擦除和重写均需要特定装置、编程器适用于产品研制和小批量生产u典型的EPROM芯片27324K8位引脚：n数据线n地址线n控制信号 ： 、u工作方式 书P171 表6-2-4CEOE只读存储器只读存储器ROMn电可擦除可编程的ROM（EEPROM）u特点：EEPROM的工作原理与EPROM类似不同点：通过给控制栅加正、负电压实现数据的写入、擦除（电擦除）n擦除速度快n擦除可按字节进行n不需要特定装置现在的EEPROM芯片内部有升压电路，因此芯片只需单电压的（+5V）电源，便可进行在线的擦除和编程擦除速度较快，但编程速度较慢u典型的EEPROM芯片2864（8K8位）只读存储器只读存储器

15、ROMn闪速存储器（Flash）u特点：在EEPROM基础上发展而来擦除/编程也需要一个较高的电压，芯片内部备有升压电路只能进行整片或整区的擦除有着EEPROM不可比拟的擦除/编程速度应用：n替代EEPROM，用来存放系统启动代码、PC的BIOS等不需要经常改写的小程序n用于存储海量数据，作为小型磁盘的替代品。U盘、各种MP3、MP4播放器存储器的接口设计存储器的接口设计n如何将存储器连接到系统 重点、难点u与各种半导体存储器芯片连接电路的设计（SRAM、EPROM、EEPROM）u接口设计解决存储器与三大总线的正确连接与时序问题存储器的接口设计存储器的接口设计n存储器与CPU连接时要考虑的问

16、题u存储器结构的确定微机系统中，存储器一般都是按字节编制的对于CPU的外部数据总线：8位、16位、32位决定：n单存储体结构（8位）n多存储体结构（16位、32位）举例：8086可以采用两个8位的存储体n偶数地址存储体n奇数地址存储体n数据线、地址线n存储体的体选信号：A0、BHE存储器的接口设计存储器的接口设计n存储器与CPU连接时要考虑的问题uCPU总线的负载能力根据CPU输出线的带负载能力及连接的芯片的数目，选择以下两种方式nCPU可直接与存储器连接；n可加驱动器再与存储器相连uCPU时序与存储器存取速度之间的配合CPU访问存储器的时序存储芯片接受访问时的时序选取满足CPU时序要求的存储

17、器芯片在存储器芯片确定的情况下，考虑插入等待周期存储器的接口设计存储器的接口设计n存储器与CPU连接时要考虑的问题u存储器地址的分配对于某些CPU存储器地址和外设地址可以分开考虑，但对有些CPU，必须将存储器和外设的地址统一考虑内存通常分为RAM和ROM两大部分，根据不同的CPU，分配相应的地址空间n8086的低端存储区（00000H003FFH）是用作中断地址表，不能用作一般的程序区n8086的高端（FFFF0H）是复位后的程序入口，使用时必须要注意存储器的接口设计存储器的接口设计n存储器与CPU连接时要考虑的问题u存储器容量不同处理器所支持的片外存储空间的大小不同存储系统的总容量：存储器单

18、元数8单个存储芯片的容量：存储单元数每存储单元的位数根据存储器的容量和芯片的容量决定需要存储器芯片的数目nT=总容量/单片容量举例：若存储系统容量为64KBn若选用2164（64K1位）：8片n若选用6116 （2K 8为）：32片存储器的接口设计存储器的接口设计n存储器芯片和CPU的连接u数据线CPU的数据总线和存储器的数据线直接连接当存储器芯片的数据线不足8位时，需要几个芯片并联，使数据线数目和CPU需要的一致；存储器芯片并联时，地址线，控制线是并联的，但数据线是单独地接到数据总线；要求：同样的地址能选中并联在一起的几个芯片举例：书P175 例6-3存储器的接口设计存储器的接口设计n存储器

19、芯片和CPU的连接u控制线8086 CPU与存储器连接的控制信号主要有n最小方式： 、 、n最大方式：MEMR、MEMW其他相关控制信号nREADY存储器的接口设计存储器的接口设计n存储器芯片和CPU的连接u地址线重点、难点n一般在总线上，总是有多片（组）存储器芯片，如何区分这些存储器芯片？nCPU发出一个地址，只能找到一片(或一组)存储器芯片选取存储单元分两步n首先选择存储器芯片，称为片选n然后再从该芯片中选择出某一存储单元，称为字选存储器的接口设计存储器的接口设计n存储器芯片和CPU的连接u地址线存储器芯片地址线n存储器芯片的地址线一般总是少于CPU的地址线CPU地址线n片外地址线（高位）

20、n经地址译码器译码输出后，作为存储器芯片的片选信号，用来选择存储器芯片n片内地址线（低位）n直接连接到存储器芯片的地址引脚，用来选择芯片中的一个存储单元存储器的接口设计存储器的接口设计n存储器芯片和CPU的连接u实现片选的方法线选法：利用线选法是指利用地址总线的高位地址线中的某一位直接作为存储器芯片的片选信号n举例：书P176 例6-4n特点：n结构简单n可寻址空间被浪费、地址不连续、地址重叠（注意避免多个芯片同时被片选）存储器的接口设计存储器的接口设计n存储器芯片和CPU的连接u实现片选的方法部分译码法：将高位地址线中一部分（而不是全部高位）地址经译码器译码，作为存储器的片选信号n3-8译码

21、器n举例：书P177 例6-5n特点：n简化译码电路，地址空间可连续n仍然存在地址重叠存储器的接口设计存储器的接口设计n存储器芯片和CPU的连接u实现片选的方法全译码法：是指将地址总线中除片内地址以外的全部高位地址接到译码器的输入端参与译码n3-8译码器n举例：书P178 例6-6n特点：n地址空间可连续，不存在地址重叠n译码电路较复杂，连线也较多存储器的接口设计存储器的接口设计n连接实例u试采用全译码方式设计一个12K字节存储系统，其中低8K为EPROM，选用4K8的2732A芯片，高4KB为RAM，选用2K8的6116芯片，地址从0000H开始连续分配u分析步骤根据存储系统容量、存储器芯片

22、容量确定所选芯片数量确定各芯片片内、片外地址线根据地址分配要求，给所选芯片设置地址（地址位图）连接数据线、地址线、控制信号n重点、难点：根据高位地址，设计译码电路，产生芯片的片选信号存储器的接口设计存储器的接口设计n连接实例u设计一个存储器系统包括2KB RAM和8KB ROM，分别用1K4的2114芯片和2K8的2716芯片组成。要求ROM的地址从1000H开始，RAM的地址从3000H开始。高速缓冲存储器与虚拟存储器的基本原理高速缓冲存储器与虚拟存储器的基本原理n微机中采用分层结构来组织整个存储器系统u从内到外分为四层：寄存器组、高速Cache、内存、各种外存存取速度上依次递减存储容量上逐

23、级递增高速缓冲存储器与虚拟存储器的基本原理高速缓冲存储器与虚拟存储器的基本原理nCache的工作原理u问题的提出内存DRAM的存取速度和CPU的处理速度不匹配u解决方法在慢速的DRAM和快速的CPU之间插入一速度较快、容量较小的双极性SRAM（Cache），使CPU既可以以较快速度存取SRAM中的数据，又使得系统的成本增加不致很高 把正在执行的指令代码单元附近的一部分指令代码或数据从主存装入Cache中，供CPU在一段时间内使用Cache的有效性是基于程序访问的局部性高速缓冲存储器与虚拟存储器的基本原理高速缓冲存储器与虚拟存储器的基本原理nCache的工作原理uCache的工作过程CPU访问存

24、储器时，Cache控制器要检查CPU送出的地址，判别该单元是否在Cache中n若在，称为Cache命中，CPU可用极快的速度对它进行读/写操作n若不在，称为Cache未命中，这时需从内存访问，同时把本次访问相邻的存储区域内容复制到Cache中n命中率：CPU从Cache中命中所需数据的概率n命中率和Cache的容量、替换算法、地址映像方式等有关n举例：书P181 例6-7高速缓冲存储器与虚拟存储器的基本原理高速缓冲存储器与虚拟存储器的基本原理nCache的工作原理uCache的分级结构CPU内部的Cache与主机板上的Cache就形成两级Cache结构nL1 Cache nL2 Cache 二级Cache的结合，提高了命中率，加快了处理速度，使CPU对Cache的操作命中率高达98% 高速缓冲存储器与虚拟存储器的基本原理高速缓冲存储器与虚拟存储器的基本原理nCache的工作原理u引