第三章组合逻辑电路

1、第第3 3章章 组合逻辑电路组合逻辑电路3.1 组合逻辑电路的特点组合逻辑电路的特点3.2 组合逻辑电路分析与设计方法组合逻辑电路分析与设计方法组合逻辑电路的分析方法组合逻辑电路的分析方法组合逻辑电路的设计方法组合逻辑电路的设计方法第第3 3章章 组合逻辑电路组合逻辑电路end3.5 组合逻辑电路中的竞争与冒险组合逻辑电路中的竞争与冒险3.3 常用集成组合逻辑电路常用集成组合逻辑电路 编码器编码器译码器译码器加法器加法器数据选择器数据选择器数值比较器数值比较器基本概念基本概念利用译码器设计电路利用译码器设计电路BCD/十进制译码器与数字显示译码器十进制译码器与数字显示译码器工作原理工作原理利用

2、数选设计电路利用数选设计电路组合逻辑电路的特点组合逻辑电路的特点（1 1）u输出函数的一般逻辑表达式：输出函数的一般逻辑表达式：F1=f1(X1、X2、Xn)F2=f2(X1、X2、Xn)Fm=fm(X1、X2、Xn)X1X2XnF1F2Fm输输入入输输出出组合组合 逻辑逻辑 电路电路u组合逻辑电路的结构组合逻辑电路的结构多输入、多输多输入、多输出电路出电路各输出函数各输出函数仅由仅由输入确定，彼此输入确定，彼此相互独立相互独立组合逻辑电路的特点组合逻辑电路的特点（2 2）endu组合逻辑电路的两个特点：组合逻辑电路的两个特点：（2 2）在在信号关系信号关系上，电路的输出只与电路上，电路的输出

3、只与电路当前当前的的输入有关，输入有关，与输入加入前的状态无关。与输入加入前的状态无关。（1 1）在在电路结构电路结构上，组合逻辑电路中不存在输出与上，组合逻辑电路中不存在输出与 输入之间的输入之间的反馈反馈；u组合逻辑电路的构成：组合逻辑电路的构成：（1 1）由由SSI集成门集成门芯片芯片构成构成（2 2）由由MSI常用常用集成组合逻辑芯片集成组合逻辑芯片构成构成组合逻辑电路的分析组合逻辑电路的分析（1 1）分析要求：分析要求：已知已知电路结构电路结构（输入输出逻辑关系）（输入输出逻辑关系）分析步骤：分析步骤：由逻辑图得出由逻辑图得出逻辑函数表达式逻辑函数表达式，并化简；，并化简；列列真值表

4、真值表；分析分析逻辑功能。逻辑功能。（逻辑图）（逻辑图）求求电路的功能电路的功能组合逻辑电路的分析组合逻辑电路的分析（2 2）求如图所示电路输入与输出的逻辑关系。求如图所示电路输入与输出的逻辑关系。ABF1F2F3F F& & & & &解：解：由电路的输入开始，由电路的输入开始，逐级逐级写出输出函数写出输出函数BAABAAFF12ABF1BAABBBFF13BABABABABAFFF32“异或异或”逻辑逻辑 可用来判断两信可用来判断两信号是否一致。号是否一致。例例1组合逻辑电路的分析组合逻辑电路的分析（3 3）例例2：分析如图所示电路的逻辑功能：分析如

5、图所示电路的逻辑功能&1A B CF1F2F3F4F解：解：l写出输出函数式写出输出函数式ABCF112AFF 13BFF 14CFF 432FFFFC)B(AABCCBAABCl列真值表列真值表A B CF0 0 00 0 01 10 0 10 0 10 00 1 00 1 00 00 1 10 1 10 01 0 01 0 00 01 0 11 0 10 01 1 01 1 00 01 1 11 1 11 1l分析电路功能分析电路功能当当A A、B B、C C全为全为0 0或或1 1时，时，F F 为为1 1，否则否则F F为为0 0。“判一致电路判一致电路”组合逻辑电路的分析组合

6、逻辑电路的分析（4 4）例例3：图示电路中：图示电路中A A、B B是数据输入端，是数据输入端，K K是控制输入端，试分析是控制输入端，试分析在控制输入的不同取值下，数据输入在控制输入的不同取值下，数据输入A A、B B和输出间的关系。和输出间的关系。&KAB1bF2bF3bFAB写出输出函数式写出输出函数式解解：ABAKFb1BAK BAK ABBKFb3BAK BAK 312bbbFFKFBAKBKAK)(BAKKBAK列真值表列真值表K A BK A B1bF2bF3bF00 00 11 01 111111111111110 00 11 01 1101110011101end电路

7、的电路的功能功能 一位二进制数的一位二进制数的比较器；比较器； 低电平有效低电平有效组合逻辑电路的设计组合逻辑电路的设计（1）设计要求：设计要求：已知已知逻辑功能逻辑功能求求逻辑电路图逻辑电路图设计步骤：设计步骤：根据功能列出根据功能列出真值表真值表；写出写出逻辑函数表达式逻辑函数表达式，化简；，化简；画画逻辑电路图逻辑电路图。根据逻辑功能，进行根据逻辑功能，进行逻辑抽象逻辑抽象, ,即说明逻即说明逻辑变量，并对变量赋值；辑变量，并对变量赋值；组合逻辑电路的设计组合逻辑电路的设计（2 2）例例1：设计一个监视交通信号灯工作状态的逻辑电路。：设计一个监视交通信号灯工作状态的逻辑电路。 电路由电路

8、由 红、黄、绿三盏灯组成。正常工作时，任何时刻红、黄、绿三盏灯组成。正常工作时，任何时刻必有一盏而且只允许有一盏灯点亮；其它点亮状态时电路故障，必有一盏而且只允许有一盏灯点亮；其它点亮状态时电路故障，要求发出故障信号。（要求用要求发出故障信号。（要求用“与非与非”门实现）门实现）解：解：逻辑抽象逻辑抽象（分别表示红、黄、绿三盏灯）（分别表示红、黄、绿三盏灯）输入变量：输入变量：A A、B B、C C“1”“1”：灯：灯亮亮“0”“0”：灯不：灯不亮亮输出变量：输出变量：F（表示报警与否（表示报警与否）“1”“1”：报：报警警“0”“0”：不报：不报警警列真值表列真值表A B CF0 0 00

9、0 01 10 0 10 0 10 00 1 00 1 00 00 1 10 1 11 11 0 01 0 00 01 0 11 0 11 11 1 01 1 01 11 1 11 1 11 1假设假设假设假设组合逻辑电路的设计组合逻辑电路的设计（3 3）写出逻辑函数式写出逻辑函数式FCBAACABBCBCABACCBAABC01000111101 11 11 11 11 1逻辑图逻辑图&FABC&组合逻辑电路的设计组合逻辑电路的设计（4 4）CABCBABCACBAFCABCBABCACBAF)()()(CBACBACBACBA例例2：分别用：分别用“或非或非”门和门和“异或

10、异或”门实现一个组合电路，该电路输入门实现一个组合电路，该电路输入为三位二进制为三位二进制ABCABC，输出为输出为F F。其功能是：输入的三位数码中其功能是：输入的三位数码中有奇数个有奇数个“1”“1”时，电路的输出为时，电路的输出为1 1，否则为，否则为0 0。解：解：（1 1）分析设计要求，列出真值表分析设计要求，列出真值表A B CA B CF F0 0 00 0 00 00 0 10 0 11 10 1 00 1 01 10 1 10 1 10 01 0 01 0 01 11 0 11 0 10 01 1 01 1 00 01 1 11 1 11 1（2 2）由真值表得逻辑表达式由真

11、值表得逻辑表达式ABC01000111101 11 11 11 1)()()(CBACBACBACBACBACBACBACBA组合逻辑电路的设计组合逻辑电路的设计（5 5）CBACBACBACBAFu用用“或非或非”门实现门实现u用用“异或异或”门实现门实现ABCCBACBACBAFC)BABA(AB)CBA(CB)(ACBACBA=1=1ABCF1ABCF1111CCBACBABA组合逻辑电路的设计组合逻辑电路的设计（6 6）例例3 3：举重比赛有举重比赛有ABCABC三个裁判及一个主裁判三个裁判及一个主裁判D D。当主裁判认为合格当主裁判认为合格时算为二票，而时算为二票，而ABCABC裁判

12、认为合格时分别算为一票。用裁判认为合格时分别算为一票。用“与非与非”门设计多数通过的表决电路。门设计多数通过的表决电路。解：解： （1 1）逻辑抽象逻辑抽象设输出函数为设输出函数为F F，多数通过时多数通过时F=1F=1，否则否则F=0F=0，输入变量为输入变量为A A、B B、C C、D D，合格为合格为1 1，不合格为，不合格为0 0。（2 2）列真值表列真值表A B C DA B C DF F0 00 00 00 00 00 00 00 01 10 00 00 01 10 00 00 00 01 11 11 10 01 10 00 00 00 01 10 01 11 10 01 11 1

13、0 00 00 01 11 11 11 11 10 00 00 00 01 10 00 01 11 11 10 01 10 00 01 10 01 11 11 11 11 10 00 00 01 11 10 01 11 11 11 11 10 01 11 11 11 11 11 1（3 3）写出逻辑函数表达式，并化简写出逻辑函数表达式，并化简ABABCDCD000000000101010111111010111110101 11 11 11 11 11 11 11 1FCDBDADABC（4 4）用用“与非与非”门实现门实现ABCADBDCDF end&ABCDF编码器编码器( (En

14、coder) )（1 1）m m线一线一n n线线编码器编码器输输入入( (m m个信息个信息) )输输出出( (n n位代码位代码) )u编码器的功能编码器的功能 能够实现用二进制代码表示各种符号、数能够实现用二进制代码表示各种符号、数字和信息这一编码过程的电路。字和信息这一编码过程的电路。u编码器的结构编码器的结构nm2m m与与n n的关系的关系一般编码器的输一般编码器的输入端数入端数远大于远大于输输出端数出端数编码器编码器（2 2）编码器编码器 二进制编码器二进制编码器 二二- -十进制编码器十进制编码器普通二普通二- -十进制编码器十进制编码器优先二优先二- -十进制编码器十进制编码

15、器普通二进制编码器普通二进制编码器优先二进制编码器优先二进制编码器u编码器的分类编码器的分类编码器编码器（3 3）u普通二进制编码器普通二进制编码器设有设有4 4个信号个信号Y Y0 0、Y Y1 1、Y Y2 2、Y Y3 3要用二进制代码来表示，要用二进制代码来表示，编码规则为编码规则为要求要求设计设计该该编码器。编码器。000Y101Y210Y举例说明举例说明311Y（1 1）说明变量说明变量输入变量：输入变量：Y Y0 0、Y Y1 1、Y Y2 2、Y Y3 30 0：信号不出现：信号不出现1 1：信号出现：信号出现输出变量输出变量：B B、A A编编码码器器Y0Y1Y2Y3BA两位

16、两位二进二进制代码制代码（2 2）列出真值表列出真值表3Y2Y0Y1YB A0 0 0 0 0 0 0 10 00 0 1 00 10 0 1 1 0 1 0 01 00 1 0 1 0 1 1 0 0 1 1 1 1 0 0 01 11 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 不允许两个或两个不允许两个或两个以上的信号同时出现。以上的信号同时出现。编码器编码器（4 4）（3 3）写出输出函数表达式写出输出函数表达式Y3Y2Y1Y00000010111101110B2323YYYYBY3Y2Y1Y000000101111011

17、10A1313YYYYA（4 4）画逻辑图画逻辑图逻辑图&111BAY3Y2Y1当当01Y，02Y03Y，时，为隐含变量为隐含变量0YBABA=0000编码器编码器（5 5）普通二进制编码普通二进制编码器器简化简化真值表真值表Y3 Y2 Y1 Y0 B A0 0 0 1 0 00 0 1 0 0 10 1 0 0 1 01 0 0 0 1 1普通二进制编码普通二进制编码器器编码表编码表输入输入 B AY0 0 0Y1 0 1Y2 1 0Y3 1 123YYB13YYA编码器编码器（6 6）u优先二进制编码器优先二进制编码器 对所有的输入信号按对所有的输入信号按优先顺序排队优先顺序排队，

18、当几个，当几个输入信号同时出现时，输入信号同时出现时，只对只对其中优先权最高的其中优先权最高的一个进行编码。一个进行编码。0 0 0 0 0 1 0 1 1 Y3 Y2 Y1 Y0AB001001114-24-2线优先编码器线优先编码器真值表真值表编码器编码器（7 7）2323YYYYB表达式表达式Y3Y2Y1Y0000001011110111011111111111BY1Y0Y3Y200000101111011101111111111A123123YYYYYYA由真值表由真值表3123123YYYYYYYA32323YYYYYB0 0 0 0 0 1 0 1 1 Y3 Y2 Y1 Y0AB0

19、0100111&1BAY31Y2Y1&编码器编码器（8 8）IE01234567CSCBAOE74LS148u优先二进制编码器优先二进制编码器7474LS148LS148逻辑符号逻辑符号IE76543210CBACSOE1 11 00 10 10 10 10 10 10 10 10 1 1 1 1 1 1 1 10 0 1 1 1 11 1 10 0 00 1 0 0 0 10 1 1 0 0 1 00 1 1 1 0 0 1 10 1 1 1 1 0 1 0 00 1 1 1 1 1 0 1 0 10 1 1 1 1 1 1 0 1 1 00 1 1 1 1 1 1 1 01

20、 1 1功能表功能表输入输出端说明输入输出端说明:IE使能输入端，使能输入端，0IE时芯片工作时芯片工作使能输出端，使能输出端，0EO时无有效时无有效信号输入信号输入:EO:CS优先标志输出端，优先标志输出端，0CS时表明芯片处于工作状态时表明芯片处于工作状态07是信号输入端是信号输入端 当输入为当输入为0时，表明该时，表明该信号出现；信号出现；7输入优先权最高输入优先权最高代码输出端代码输出端反码输出反码输出低电平低电平有效有效编码器编码器（9 9）u编码器的级联编码器的级联如何用如何用7474LS148LS148实现对实现对1616个输入信号个输入信号的优先编码的优先编码？&CSC

21、BAOEDIE89101112131415CSCBAOE148(2)IE01234567CSCBAOE148(1)IE编码器编码器（1010）IE7151616线线- -4 4线二线二进制进制编码编码器器80CSDCBAOE815有有有效输入有效输入信号时，信号时，当当1)2(OE芯片芯片(1)不工作，输出均为不工作，输出均为“1”0)2(OE芯片芯片(2) 工作工作DCS 0)2(07有有有效输入有效输入信号时，信号时，当当芯片芯片(1)工作工作芯片芯片(2) 无输入，输出均为无输入，输出均为“1”DCS1)2(编码器编码器（1111）u优先二十进制编码器优先二十进制编码器7474LS147

22、LS147逻辑符号逻辑符号912345678CBA74LS147DCCV功能表功能表987654321CBAD1 1 1 1 1 1 1 1 11 1 1 10 1 1 00 1 1 11 0 1 0 0 01 1 0 1 0 0 11 1 1 0 1 0 1 01 1 1 1 0 1 0 1 11 1 1 1 1 0 1 1 0 01 1 1 1 1 1 0 1 1 0 11 1 1 1 1 1 1 0 1 1 1 00 1 1 1 1 1 1 1 1 0低电平低电平有效有效end译码器译码器（1 1）u 译码译码u译码器的功能译码器的功能-编码的逆过程，将代码还原为原意的过程。编码的逆过程

23、，将代码还原为原意的过程。-实现译码功能的电路，也称为解码器。实现译码功能的电路，也称为解码器。u译码器的结构译码器的结构n线一m线译码器输输入入( (m m个信息个信息) )输输出出( (n n位代码位代码) )nm2m m与与n n的关系的关系一般译码器的输一般译码器的输入端数入端数远小于远小于输输出端数出端数译码器译码器（2 2）译码器译码器代码变换代码变换译码器译码器-将数字、文字或符号的代码还原成相应将数字、文字或符号的代码还原成相应数字、文字、符号并显示出来的电路。数字、文字、符号并显示出来的电路。变量译码器变量译码器 ，又称为又称为二进制二进制译码器译码器-将二进制代码将二进制代

24、码还原为还原为原始输入信号原始输入信号；-用于不同代码之间的相互转换；用于不同代码之间的相互转换；显示显示译码器译码器u译码器的分类译码器的分类译码器译码器（3 3）u二进制译码器二进制译码器以以7474LS139LS139译码器说明输入与输出的关系译码器说明输入与输出的关系&11111E3Y2Y1Y0YBA:0E BAY3ABY2ABY1ABY0:1E 0123YYYY1 每个输出函数对应输每个输出函数对应输入的一个最小项，因此入的一个最小项，因此又称为又称为最小项发生器最小项发生器。真值表真值表E B A3Y2Y1Y0Y 1 11 1 1 11 1 1 10 00 0 0 01 1

25、 1 11 1 0 00 0 1 11 1 1 10 0 1 11 1 0 01 1 0 01 1 1 11 1 1 10 0 1 11 1 1 1使能端使能端低低电平电平有效有效输出端输出端低低电平电平有效有效逻辑符号逻辑符号74LS139CCVE0Y1Y2Y3YBA译码器译码器（4 4）u二进制译码器二进制译码器7474LS138LS138CCV1E01234567CBA74LS138AE2BE276543210输入输出1E2B2AEECBA0 1 1 0 0 0 01 0 0 0 11 0 0 1 01 0 0 1 11 0 1 0 01 0 1 0 11 0 1 1 01 0 1 1

26、1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 174LS138功能表功能表当当 ， 时，时，各输出表达式为各输出表达式为11E022BAEEABCY 0ABCY 1ABCY 2BACY 3ABCY 4ABCY 5ACBY 6CBAY 7译码器译码器（5 5）u译码器译码器扩展（级联）扩展（级联）例例：由两片：由两片7474L

27、S138LS138扩展得一个扩展得一个4 4线线- -1616线译码器线译码器分析如下：分析如下：1E2AE2BECBA1E2AE2BECBA“1”0123456789101112 1314 1574LS138 (1)74LS138 (2)CBAD 当当D=0D=0时，芯片时，芯片(1)(1)工工作，对作，对0 0000 000 0 0111111代代码译码，码译码， 依次输依次输出出“0”“0”70 当当D=1D=1时，芯片时，芯片( (2)2)工工作，对作，对1 1000 000 1 1111111代代码译码，码译码， 依次输依次输出出“0”“0”158end译码器译码器（6 6）u利用译

28、码器设计电路例利用译码器设计电路例例例1：试用：试用74LS13874LS138实现逻辑函数实现逻辑函数m(1,4,6,7)A)B,F(C,解：解：CCV1E01234567CBA74LS138AE2BE2ABCY0ABCY1ABCY2BACY3ABCY4ABCY5ACBY6CBAY7已知已知74LS13874LS138逻辑关系为：逻辑关系为：当当 ， 时，各输时，各输出表达式为：出表达式为：11E022BAEE译码器译码器（7 7）CCV1E01234567CBA74LS138AE2BE2“1”“0”CBA&Fm(1,4,6,7)A)B,F(C,CBAACBABCABC7641YYY

29、Y7641YYYY逻辑图逻辑图若译码器为若译码器为高高电平电平有效，应有效，应如何实现？如何实现？07CBA3线线8线线译译码码器器1译码器译码器（8 8）BCAAZ解：解：BCAAZBCABC)CBCBCBA(BCAABCCABCBACBA76543YYYYYBCA)C)(CBA(B37654YYYYYCCV1E01234567CBA74LS138AE2BE2“1”“0”CBAZ&例例2：用：用74LS13874LS138实现函数实现函数令令A=CA=C，B=BB=B， C=AC=A译码器译码器（9 9）u利用译码器设计电路的步骤利用译码器设计电路的步骤v 选择集成二进制译码器选择集

30、成二进制译码器函数函数变量数变量数 = = 输入二进制代码输入二进制代码位数位数v 写出函数的标准写出函数的标准“与或与或”式式若用若用低电平低电平有效芯片实现有效芯片实现“与非与非- -与非与非”式式v 确认译码器和门电路输入信号的表达式确认译码器和门电路输入信号的表达式译码器输入：函数变量（注意译码器输入：函数变量（注意排列顺序排列顺序）门电路输入：逻辑函数包括的最小项门电路输入：逻辑函数包括的最小项 所对应的译码器输出所对应的译码器输出v 画连线图画连线图译码器译码器（1010）设设X X、Z Z均为三位二进制数，均为三位二进制数，X X为输入，为输入，Z Z为输出。当为输出。当2X52

31、X5时，时，74LS13874LS138构成实现上述要求的逻辑电路。构成实现上述要求的逻辑电路。Z=X+2;XZ=X+2;X2 2时时Z Z1;X1;X5 5时时Z=0Z=0。试用一片。试用一片3 3线线8 8线译码器线译码器例例3 3：（1）由题意可得真值表如下：由题意可得真值表如下：解：解：0X1X2X0Z1Z2Z0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1000000000000001111111111（2）由真值表可得：由真值表可得：0120120120122XXXXXXXXXXXXZ0120121XXXXXXZ0120120120120XXXXXX

32、XXXXXXZ译码器译码器（1111）,XA,XA,XA001122则则0120120120122AAAAAAAAAAAAZ5432YYYY5432YYYY同理可得：同理可得：541YYZ53100YYYYZ&2X1X0X2A1A0A0Y1Y2Y3Y4Y5Y6Y7Y2Z1Z0Z74LS138 利用译码器设计组利用译码器设计组合逻辑电路比较适合于合逻辑电路比较适合于多输出多输出逻辑函数逻辑函数。令：令：（3）变换，用译码器实现变换，用译码器实现end译码器译码器（1212）uBCD/BCD/十进制译码器十进制译码器CCV01234567D74LS4289CBA0Y1Y2Y3Y4Y5Y6Y

33、7Y8Y0 1 1 1 1 1 1 1 1 1CBAD0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 19Y1 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 11 0 1 1 1 1 1 1 1 11 1 0 1 1 1 1 1 1 11 1 1 0 1 1 1 1 1 11 1 1 1 0 1 1 1 1 11 1 1 1 1 0 1 1 1 11 1 1 1 1 1 0 1 1 11 1 1 1 1 1 1 0 1 11 1 1 1 1 1 1 1 0 11 1 1 1

34、 1 1 1 1 1 01 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1输 入输 出74LS42功能表功能表,ABCDY0ABCDY1,ABCDY2BACDY3,ABCDY4ABCDY5,ACBDY6CBADY7,ABCDY8ABCDY9译码器译码器（1313）u数字显示译码器数字显示译码器 显示译码器可直接用来驱动显示器件，以显示译码器可直接用来驱动显示器件，以显示显示代码所代码所表示的数字、表示的数字、字符等信息

35、。字符等信息。lLEDLED数码管数码管显示器件显示器件abcdefg共阴极共阴极LED结构结构CCVabcdefg共阳极共阳极LED结构结构abcdefg地（或电源）地（或电源）数码管符号数码管符号abgcdfe译码器译码器（1414）l集成译码显示器集成译码显示器74LS4874LS48CCVD74LS48BCAabcdefg+数码管的显示驱动数码管的显示驱动译码器译码器（1515）ab输入输入输出输出DCBA0 0 0 0 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1

36、 0 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1cdefg显示字符显示字符7474LS48LS48 功能表功能表0 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1end数据选择器（数据选择器（Multiplexer) )（1 1）又称多路转换器或多路开关。又称多路转换器或多路开关。-从多路输入数字信号选择从多路输入数字信号选择一个一个需要的信号输出。需要的信号输出。u数据选择器的功能数据选择器的功能: :结构示意图结构示意图数据选择器(mux)0D1D1-

37、mDY0A1A1 -nA数数据据输输入入地地 址址 输输 入入功能示意图功能示意图0D1D1 -mDnA1A0AY输输 出出m与与n的关系如何？的关系如何？数据选择器数据选择器（2 2）001DAAEu4 4选选1 1数据选择器数据选择器Y1&11111E1A0A0D1D2D3DY逻辑图逻辑图)(00112233DmDmDmDmE301DAAE201DAAE101DAAE具有标准具有标准“与或与或”表达式的形表达式的形式式提供了地址变量的全部最小项提供了地址变量的全部最小项功能表功能表E1A0A03 DD输输 入入输出输出Y103 DD000 00 11 01 103 DD03 DD0

38、3 DD03 DD0D1D2D3D数据选择器数据选择器（3 3）74LS151YYE2A1A0A7D6D5D4D3D2D0D1D7474LS151LS151u8 8选选1 1数据选择器数据选择器逻辑符号逻辑符号0011223344556677DmDmDmDmDmDmDmDm当 时0E Y7012DAAA6012DAAA5012DAAA4012DAAA3012DAAA2012DAAA1012DAAA0012DAAA使能控制端，低电使能控制端，低电平有效平有效逻辑关系逻辑关系数据选择器数据选择器（4 4）CD453910D11D12D13D20D21D22D23D0A1A2E1E1Y2Y输入输入)

39、(EE211A0A0 1 0 0 1 0 1 1 1 0 1 1 1 输输出)(YY21高阻)(DD2010)(DD2111)(DD2212)(DD2313CD453CD4539 9双双4 4选选1 1数据选择器数据选择器逻辑符号逻辑符号功能表功能表数据选择器数据选择器（5 5）CD453910D11D12D13D20D21D22D23D0A1A2E1E1Y2Y2D3D4D5D6D7DY1可将可将一片一片CD4539CD4539联接成联接成8 8选选1 1数据选择器数据选择器21YYY线线“或或”0D1D2A地址输入地址输入输出输出2A1A0A0 0 01Y)(DD100)(DD111)(DD

40、122)(DD1332Y)(DD204)(DD215)(DD226)(DD237高阻高阻Y0D0 0 10 1 00 1 11 0 01 0 11 1 01 1 1高阻高阻高阻高阻高阻高阻高阻高阻高阻高阻高阻高阻高阻1D2D3D4D5D6D7D数据选择器数据选择器（6 6）1W1301120111011001DAADAADAADAA2W 例：例：在如图所示电路中，在如图所示电路中，7474LS580LS580为双为双4 4选选1 1数据选择器数据选择器 ，试分析电路的功能。试分析电路的功能。74LS58010D11D12D13D20D21D22D23D1A0A1W2WABEF1C“1” 解：解

41、： 由由4选选1的逻辑功能，有：的逻辑功能，有：2301220121012001DAADAADAADAAAA 1BA 0CDDDD22211310CDD1211020D123D 由电路结构，有：由电路结构，有：代入代入CBACBACBAABCCBAEFBCACBAABACBCAB数据选择器数据选择器（7 7）CBAEACBCABFA B C E F 0000001101010110100110101100111100010111一位全加器一位全加器 由表达式，列出真值表：由表达式，列出真值表：实现什么功能？实现什么功能？end数据选择器数据选择器（8 8）u利用数据选择器实现逻辑函数利用数据选

42、择器实现逻辑函数ACBAC)B,F(A,例例1 1：用八选一数据选择用八选一数据选择器器74LS15174LS151实现函数实现函数解：解： 74LS15174LS151逻辑符号如图所示逻辑符号如图所示74LS151YYE2A1A0A7D6D5D4D3D2D0D1D其输出为：其输出为：00121012201230120110012DAAADAAADAAADAAADAAAAAAA425026127DADAADAAY)CBA(B)C(CBAABCCBACBA0BCA0CBA0CBA0CBA1CBA1ABC0CAB1CBAACBAC)B,F(A,，由数据选择器数据选择器（9 9）7012601250

43、12401230121100012DAAADAAADAAADAAADAAAAAAADADAADAAY20212CAB,AA,A0121DDD4570DDDDD01236令令则：则：0BCA0CBA0CBA0CBA1CBA1ABC0CAB1CBAC)B,F(A,2A1A0A0D1D2D3D4D5D6D7DY74LS151ABC0F1数据选择器数据选择器（1010）m2,14,15)(1,3,5,8,1D)C,B,F(A,例例2 2：用八选一数据选择器用八选一数据选择器74LS15174LS151实现函数实现函数解解1 1： 74LS15174LS151输出为：输出为：00121012201230

44、120110012DAAADAAADAAADAAADAAAAAAA425026127DADAADAAYm2,14,15)(1,3,5,8,1D)C,B,F(A,ABCDDABCDCABDCBADCBACDBADCBA待实现函数为：待实现函数为：令令AA2BA1CA0则则ABCDCABDCBADCBACDBADCBAF764210mDmDmDmDmDm数据选择器数据选择器（1111）0123ABCDDCBACDBADCBABCDACBCBCB4567DADADAY764210mDmDmDmDmDmDDDD2100DD53DDD641D7令令则则F2A1A0A0D1D2D3D4D5D6D7DY八选

45、一BCA011DF数据选择器数据选择器（1212）解解2 2： 画出函数画出函数 的卡诺图的卡诺图m2,14,15)(1,3,5,8,1D)C,B,F(A,ABCD00000101111011101111111降维降维ABC0001011110DDDD10D0F令令AA2BA1CA0则则764210mDmDmDmDmDmFDDDD2100DD53DDD641D7令令FY 则则若令若令A A2 2=C=C，A A1 1=B=B，A A0 0=A=A，则函数实现则函数实现有什么不同有什么不同？数据选择器数据选择器（1313）u利用数选设计电路的步骤利用数选设计电路的步骤v 确定所用数选的输出表达式

46、确定所用数选的输出表达式v 写出函数的标准写出函数的标准“与或与或”式式v 将所设计电路的表达式与数选输出表达式比较将所设计电路的表达式与数选输出表达式比较v 画连线图画连线图iiDmY若数选的地址数若数选的地址数=输入变量数，则输入变量数，则D=0或或D=1则利用降维卡诺图或代数法确定则利用降维卡诺图或代数法确定D若数选的地址数若数选的地址数输入变量数，输入变量数，数据选择器数据选择器（1414）例例3 3：用八选一数据选择器用八选一数据选择器74LS15174LS151实现函数实现函数待实现函数卡诺图为：待实现函数卡诺图为：m,25,27,31)1,13,15,17(0,1,7,9,1E)

47、D,C,B,F(A,解：解：ABCDE0000000101011010111011011110110011111111111CDE0001011110BA10B0BA0BA降维降维CA2DA1EA0BAD00DDD642BD31D1BAD5BAD7令令则则2A1A0A0D1D2D3D4D5D6D7DY八选一CDE1AB1&101Fend加法器（加法器（Adder) )（1 1） -实现两个二进制数之间的相加运算。实现两个二进制数之间的相加运算。A : 1 1 0 1A : 1 1 0 1B : 1 0 1 1B : 1 0 1 11 11 11 1被加数被加数加数加数低位进位低位进位0

48、 00 00 01 11 1和和S S进位进位C Cu加法器的功能加法器的功能 0 0+加法器加法器（2 2）-不考虑低位进位的一位加法器不考虑低位进位的一位加法器u一位半加器一位半加器半半加加器器被加数被加数A加数加数B和和S进位进位C真值表真值表0 0 0 1 1 0 1 1 00000111BABABASABC ABSC表达式表达式逻辑图逻辑图SHAABCA=1&BSC符号符号加法器加法器（3 3）-考虑低位进位的一位加法器考虑低位进位的一位加法器u一位全加器：一位全加器：被加数被加数加数加数和和进位进位全加器低位进位低位进位iS、iA、iB 设设 为被加数、加数及和为被加数、加

49、数及和的第的第( (i) )位，位， 为为( (i) )位向位向( (i+1) )位的位的进位，进位， 为为( (i-1) )位向位向(i)位的进位。位的进位。iC1Ci真值表iAiB1 - iCiSiC0 0 000000000111111110 0 10 1 00 1 11 0 01 0 11 1 01 1 11ii11i1iBASiiiiiiiiiCCBACBACBA)BA()B(Aii1ii1iiCC1iiiCBA1ii1i1i1iiiBAABBACiiiiiiCCBCAC1 - ii1 - iiiiCACBBAm(1,2,4,7)m(3,5,6,7)表达式：表达式：加法器加法器（4

50、4）iSFAiAiBiC1 - iC=1=1&11iCiAiBiSiC&逻辑图逻辑图符号符号加法器加法器（5 5）u多位加法器多位加法器isic1icisic1icisic1icisic1ic0S1S2S3S0A0B1A1B2A2B3A3BC例例：四位串行进位加法器：四位串行进位加法器结构简单，加数、被加数并行输入，和数并行输出；结构简单，加数、被加数并行输入，和数并行输出；各位全加器间的进位需串行传递，速度较慢。各位全加器间的进位需串行传递，速度较慢。串行进位加法器串行进位加法器并行进位加法器并行进位加法器特点特点加法器加法器（6 6）例例：四位并行进位加法器：四位并行进位加

51、法器isic1icisic1icisic1icisic1ic0S1S2S3S0A0B1A1B2A2B3A3BC进位进位电路电路进位进位电路电路进位进位电路电路 各位的进位输出信号只各位的进位输出信号只与两个相加数有关，而与与两个相加数有关，而与低位进位信号无关。低位进位信号无关。加法器加法器（7 7）iiiBAP由一位全加器的进位表达式：由一位全加器的进位表达式：1iii1iii1iii1iiiCBACBACBACBAiCii1iiiBA)CB(AiiiBAG 绝对进位绝对进位相对进位相对进位则：则：1- iiiiCPGC令令四位加法器各位的进位为：四位加法器各位的进位为：0G1000CPGC

52、0111CPGC1222CPGC012122GPPGPG0123123233GPPPGPPGPG011GPG 2333CPGC加法器加法器（8 8）例例1 1：设计一位全减器，并利用全加器实现。：设计一位全减器，并利用全加器实现。全减器0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10011111001000011iAiB1 - iCiDiC真值表真值表如下：如下：低位借位低位借位1 - iC借位借位iC被减数被减数iA减数减数iB差差iD解：解：逻辑式逻辑式为：为：1111iiiiCCCCiiiiiiiiiBABABABAD)BA()B(Aiiii11iiCC

53、1iCiiBA1iCiiBA1111iiiiiCCCCCiiiiiiiiBABABABA11iiCCiiiiABBA加法器加法器（9 9）1iCiiBA1iiiCBA1 - ii1 - iiiiCACBBA和和/ /差差进位进位/ /借位借位全加器全加器全减器全减器11iiCCiiiiABBA全加器与全减器的全加器与全减器的比较比较：iSFAiAiBiC1iC11iDiC由全加器实现由全加器实现的全减器电路的全减器电路加法器加法器（1010）4A3A2A1A4B3B2B1B4S3S2S1S4C0C“1”11111被减数被减数减数减数借位借位差差12341234NNNNAAAA1NNNNAAAA12341234例例2：利用四位全加器实现四位全减器。：利用四位全加器实现四位全减器。end数值比较器数值比