DSP与PCI总线

1、C54x数据总线C54x地址总线DMA总线PCI总线接口万DSP的HPI接口1HPI接口功能及特点主机接口HPI（HostPottInterface）是C54xDSP系列定点芯片内部具有的一种并行接口部件，主要用于与其他总线或CPU间进行通信，其接口框图如图l所示。主机是HPI口的主控者，HPI口作为一个外设与主机连接，使主机的访问操作很方便。主机通过以下单元与HPI口通信：专用地址和数据寄存器、HPI控制寄存器以及外部数据和接口控制信号。HPI有两种工作方式：共用寻址方式（SAM）和仅主机寻址方式（HOMb在SAMPT式下，丰机和C54x都能寻址HPI存储器；在HO昉式下，仅能让主机寻址HP

2、I存储器，C54x则处于复位状态，或者处在所有内部和外部时钟都停止工作的IDLE2空闲状态（最低功耗状态）。C54x片工RAM图1HPI接CM鱼圉n5om之占城探及VC5402是TI公司推出的一款性价比极高的16位定点处理器。它是C54x系列中应用比较广泛的一种芯片，有着丰富的接口资源，是一种集数据处理和通信功能于一体的高速微处理器。VC5402HPI是一个增强的8位主机接口，它通过HPI控制寄存器HPIC、地址寄存器HPIA和数据锁存器HPID来实现与主机之间的通信。主机通过外部引脚HCNTLO口HCNTL琏中不同的寄存器，则当前发送8位数据就到该寄存器。控制寄存器HPIC既可以被主机直接访

3、问，又可以被DSP片上CPUW问。在使用上，由于主机接口总是传输8位字节，而HPIC是一个16位寄存器，所以主机向HPIC写数据时，需要发送2个相同的8位数据。地址寄存器HPIA,只能被主机直接访问。主机将HPIA寄存器视为一个地址指针，借助于HPIA主机可以访问VC5402全部的片上存储器。另外HPIA具有自动增长的功能，在自动增寻址模式下，一次数据读会使HPIA在数据读操作后增加1,而一个数据写操作会使HPIA操作前预先增加1。这样如果使能了该功能，则只须设定一次HPIA即可实现连续数据块的写入和读出。数据寄存器HPLD只能被主机访问。如果当前进行的是读操作，则HPID中存放的是要从HPI

4、存储器中读出的数据；如果当前进行的是写操作，则存放的是将要写到HPI存储器的数据。2VC5402的HPI与PCl2040的接口设计2.1 PCI总线及其实现方法PCI局部总线是32或64位数据总线，32位PCI总线在读写传送中支持132Mb/s的峰值传送速率，64位PCI传送支持264Mb/s峰值传送速率。对于64位66MHz的PCI总线，传送速率可达528Mb/s。PCI总线协议规范复杂而庞大，因此需要借助总线接口来实现。实现PCI总线协议一般有两种方法：一是用FPGA设计实现，但PCI协议比较复杂，因此难度较大；二是采用PCI总线控制芯片，如AMC公司的S5933和PLX公司的PCI905

5、2等通用的PCI接口芯片。TI公司专门推出了针对PCI总线和DS脸口的芯片PCI2040,它不但实现了PCI总线控制的功能，而且提供了和DSP芯片的无缝接口，因而大大降低了系统设计的复杂度，缩短了开发时间。2.2 P012040与DSP接口设计PCI2040足TI公司设计的专门用来实现C5000/C6000系列DS可口PCI总线进行接口的专用芯片，可以通过8位或16位HPI接口与C54x/C6xDSP实现无缝连接。PCI2040通过HPI接口与VC5402连接。PCI2040的HPI为8/16位数据传输接口（8位还是16位，依据所挂接的DSP的类型）。主机作为传输的主设备，从机DSP不能发起传

6、输。主设备PCI2040可以读/写DSP内存，DSPHPl口可以访问DSP所有的片上资源，PCI2040和VC5402之问的通信主要靠DSP的HPIA、HPIC、HPID三个寄存器完成。VC5402的HPI与PCI2040口的连接如图2所示。»T-AAVTAAD31:0jC/BE3:0JPAR1IAD7:OFRAMEIIR/WIRDYHDS1trdyhintoSTOPLOCKHWIL一A，AT-per总级-roSELHCNTL1:Or；-VSELHCSOPERRSERRHRDYO-<1aAINTAHRSrOCLKPRSTGRSTHP1总装HD7:0HDS1HR/WHCNTLL0

7、HBILIIRDYHINTHCSHRSTVC5402PCI2040VC5402的HPI与P哄q照趣搜摩建图注PCI2040的数据总线HAD0-HAD7与VC5402HPI口的数据总线HD0-HD7相连，用于主机和DSP传输数据。PCI2040芯片的HPI口的HCNTLl和HCNTLCSI脚分另与DSP的HCNTLl和HCNTL0引脚相连，以实现其对HPI寄存器的访问。具体HPI寄存器的选择和访问模式的确定由DSP的HCNTLl和HCNTLCBI脚的状态决定，表1给出了VC5402HPI寄存器访问控制的情况。PCI2040带有独立的读/写选通信号HDSHR/Vy可以将PCI2040的HDSHR/

8、WI脚与VC5402的HDSl、HR/帖脚相连，实现主机对VC5402HPI接口的读/写控制。当主机驱动HR/W为高时，读HPI;为彳氐时，贝U写HPI。DSPHPI的HPIEAHDS2HAS弓I脚通过10k电阻拉高。表1VC5402HPI寄存器访问控制Ht'NTLlHCNTLO描述ft012040读写HPI韩制寄存器01K42O10谯写HPI地址寄#羲10Ptl2<M0读写HPI数据寄存器,地址自墙1TPLW10读写地1或版欣师簿容发蜕爱需要注意的是，VC5402的HPI接几是8位的，而DSP内部和PCI总线上的数据格式都是大于8位的，所以主机与DSP之间数据传输必须包含2个连

9、续的字节。专用的HBIL引脚信号确定传输的是第一个字节还是第二个字节；HPI控制寄存器HPIC的BO眼决定第一个或第二个字节放置在16位字白高8位。3电路设计时应注意的问题VC5402电源采用3.3V和1.8V电源供电。其中：I/O采用3.3V;核电压采用1.8V供电；系统从PCI插槽取5V电压经电压转换后，供DSP和其他芯片使用。VC5402的有些引脚必须接4.7kQ的上拉电阻，没有用到的中断引脚也要接相同的上拉电阻。电源输入端跨接一个10100科F的电解电容器，为每个集成屯路芯片配置一个0.01F的陶瓷电容器。结语实践证明，利用PCI2040芯片实现C54x/C6xDSP的PCI总线可以大

10、大减少相应的外围器件，增强系统的可靠性，同时降低系统开发的难度，缩短开发周期。基于PCI总线的双DSP系统及WDM驱动程序设计2016-07-1512:24:36来源:eefocus关键字：PCI总线DSP系统WDM驱动1硬件设计1.1 PCI总线控制芯片PCI2040PCI总线是一种不依附于某个具体处理器的局部总线,它支持32位或64位的总线宽度，频率通常是33MHz,目前最快的PCI2.0总线工作频率是66MHz。工作在33MHz、32位时，理论上最大数据传输速率能达到133MB/S。它支持猝发工作方式，提高了传输速度，支持即插即用，PCI部件和驱动程序可以在各种不同的平台上运行1。实现P

11、CI总线协议一般有两种方法，一是用FPGA设计实现，但PCI协议比较复杂，因此难度较大；二是采用PCI总线控制芯片，如AMCC公司的S5933、PLX公司的PCI9080等通用的PCI接口芯片。TI公司专门推出了针对PCI总线和DSP接口的芯片PCI20402,它不但实现了PCI总线控制的功能，而且提供了和DSP芯片无缝的接口，因而大大简化了系统设计的复杂度并缩短了开发时间。PCI2040是一个PCI-DSP桥接器件，它提供了PCI局部总线和TMS320C54X8位主机接口（HPI）与TMS320C6X16位主机接口的无缝连接。一片PCI2040最多能同时挂接4片DSP芯片。同时，它还提供了一

12、个串行EEPROM接口，一个通用输入输出接口（GPIO）和一个16位通用总线接口（为TIJTAG测试总线控制器提供接口）2。PCI2040只能作为PCI目标设备使用，不能彳乍为PCI主设备使用；它只支持单字的读写，不能提供DMA操作。PCI2040能够兼容3.3V和5V信号环境系统中的3.3V和5V信号可以直接从PCI插槽中获得。PCI2040和TMS320C6201的接口如图1所示。1.2 PCI2040寄存器说明PCI2040桥256字节的配置头如图2所示，HPICSR基地址、控制空间基地址（ControlSpaceBaseAddress）值都是系统自动分配的。所有的PNP器件都是如此它将

13、控制空间映射到主机内存，映射的空间大小为32KB。4片DSP芯片的选择是通过解码PCI_AD14、PCI_AD13来实现的，其对应关系如表1所示。而DSPHPI寄存器的地址则是由PCI_AD12和PCI_AD11来决定的，其对应关系如表2所示。图1PCI2040和TMS320C6201的接口表1DSP选择AD14:13TMS320C6xDSP00HCS0（选择第一块DSP01HCS1（选择第二块DSP10HCS2（选择第三块DSP11HCS3（选择第四块DSP表1HPI寄存器映射AD12:11TMS320C6xHPIRegister00HPI控制寄存器01HPI地址寄存器10HPI自增数据寄存

14、器11HPI数据寄存器REGISTERMAMEOFFSETDeviceIDVendctIDStatusClasscodeRevfefonID,1BISTHesdeflypeLeitencyHmerCacTielineIzeochHPICSRmemorybaseaddress10b启巾曰spacebar就Mt/14bGP0U&baseia-iiCh20rlReserwd24rlReserd如Sub的st的IDSubsystemvendixIDXiRhJT¥白dReservedOp4UiHypoinier34rlR6Sttv6,dlanr.iaxMinGMTtntrrr(jf.&

15、lt;pmInirruptIhie3ChReservedReserved40rl'.jp!?outputd(jPIOdir-rdoncontrolGPlOinputddlaGPIO导H44rlReservedReservedReserved6PI0inierrtipttyp4ahDiagnosticReservedMiscelark&ouscontrol*4Cmanagecrient匚#pablH-PMnexwtempointerPMcapablityID重ReevedPMCSlfOL崎54tlHPICSRl.'Oaddress岩Re-寺dHS.CSRHSnexbite

16、mpolnta,r，j：!i.匚5ChReservedReservedReserved60h图2FC工204。配置寄存器因此，DSP与主机交换数据的过程，也就是读写HPI寄存器的过程。也就是说，通过主机访问DSP板上资源，只需要将相应地址赋予HPIA寄存器中，然后读写数据就可以通过HPID寄存器。具体描述如下：(1)初始化PCI2040内部配置寄存器，指向特定的DSP(因为本系统有两块DSP和PCI2040相连),指定数据传输宽度为16位。(2)分配HPICSR基地址和控制空间基地址，允许PCI2040进行内存映射或I/O端口映射。值得注意的是，PCI2040控制空间只能映射在主机的内存空间里

17、，不能映射在I/O空间。以上两步都由驱动程序完成。(3)脱离复位状态后，PCI2040解码从PCI总线来的地址，以此来做出响应。若落入32KB的控制空间中，则根据PCI_AD12、PCI_AD11及PCI_AD14、PCI_AD13片选情况访问相应HPI寄存器。(4)设定HPI控制寄存器中的BOB位，选择正确的高低16位排列方式。(5)主机开始对HPI寄存器进行读写。1.3 双DSP系统硬件设计本文所采用的双DSP系统主要用来处理视频信号及高速数据采集，该系统是基于TMS320C6201DSP和PCI2040而设计的。此卡的主要功能是：(1)采集视频信号或其他模拟信号经A/D转换后，交给DSP

18、进行相应处理，然后将处理后的数据通过PCI2040经PCI总线存放在计算机硬盘上或者直接存储到板上RAM中，然后通过PCI总线将视频数据传送到主机后显示。(2)两块DSP之间的通信可以通过McBSP或双端口RAM。该系统的特点有：两块TMS320C6201DSP,处理能力可达3200MIPS;每片C6201带512KSBSRAM,256KBFLASH;16KB高速双口RAM用于两块C6201之间进行数据交换；12位ADC;32位高速FIFO。系统硬件柢殴如图3所示。FIFOFlashROMPC120*10TMS320C0201DSP处理器256K宓SRqM356KSBSRAM模扣信号注理器25

19、6KFlashRC'MMI旺鞋将口图3双DSP系统硬件框图2基于WDM的PCI驱动程序设计WDM是新一代的驱动程序构架，它是一个跨平台的驱动程序模型，在WINDOWS98以上的操作系统中都实现了全面兼容。不仅如此，WDM驱动程序还可以在不修改源代码的情况下经过重新编译后在非Intel平台上运行，因而为驱动程序开发人员提供了极大的方便。WDM驱动程序是分层的，即不同层上的驱动程序有着不同的优先级，而Windows9x下的VxD则没有此结构。另外，WDM还引入了功能设备对象FDO(FunctionalDeviceObject)与物理设备对象PDO(PhysicalDeviceObject)

20、两个新概念来描述硬件。PDO代表实际存在的硬件设备，它是在总线驱动程序(BUSDRIVER)下枚举并建立的，负责与真实硬件进行I/O操作。FDO是由用户驱动程序建立的，一般来说，它是用户与真实硬件进行I/O操作的一个窗口，是Win32赖以沟通内核的一个桥梁。对于驱动程序开发者，真正需要做的就是开发FDO。至于PDO,则由BUSDRIVER建立，并在需要的时候作为参数由I/OManager或其它系统组彳传给你的FDO。在应用层与底层进行通讯时，操作系统为每一个用户请求打包成一个IRP(IORequestPacket吉构，将其发送至驱动程序，并通过识别IRP中的PDO来识别是发送给哪一个设备的。另

21、外，WDM不是通过驱动程序名称，而是通过一个128位的全局惟一标识符(GUID)来识别驱动程序的3。WDM驱动程序都有一个初始化入口点，即DriverEntry,它相当于C语言中的main函数。当WDM驱动程序被装入时，内核调用DriverEntry例程。另外WDM设备驱动程序还需要一个即插即用模块，即AddDevice。AddDevice例程就是PnP管理器在用户插入新设备时调用它来创建WDM设备对象的。本文主要采用Windows2000DDK来设计该驱动程序。调试工具为SOFTICE。驱动程序的主要工作集中在：(1) DriverEntry(),这是驱动程序的入口点，驱动程序被装入时首先执

22、行DriverEntry例程。主要工作是建立驱动程序这所需的函数。(2) dspPciAddDevice(),在这个例程里驱动程序主要是创建设备。(3) dspPciPnp(),在这个例程中驱动程序主要是启动设备和停止设备等，并且从PnP管理器读出为双DSP所分配的硬件资源，包括HPICSR基地址和HPI控制空间基地址，对PCI配置空间进行初始化。初始化中断等。需要注意的是，在初始化中断之前禁止卡向主机发中断，因此应有屏蔽中断的操作。(4)dspPciDeviceControl(),在这个例程中可以定制自己的函数来达到Ring3层和Ring0层相互通讯的目的。通过IOCTL_CODE可以区分不

23、同的请求。（5）Isr_Irq（）,这个例程是用来处理中断的。Windows2000的中断处理机制是假定多个设备可以共享一个硬件中断。因此，Isr的首要工作就是找出哪一个设备发生了中断。如果没有，则应该立刻返回FALSE,以便HAL能把中断送往其它设备驱动程序。中断服务例程Isr执行在提升的IRQL上，在DIRQL级别上运行的代码需要尽可能快地运行。通常情况下，若判断中断是由自己的设备产生的，则调用一个在DISPATCH_LEVEL级别上运行的延迟过程调用（DpcFor_Irq）。DpcFor_Irq的结尾注意：当确定是自己卡的中断时，要马上屏蔽中断位防止中断再进来，等到处再开中断。3结论通过

24、上述的软硬件设计，成功实现了预期的目标。高效的利用DSP高速处理能力。分享到：QQ空间新浪微博腾讯微博人人网更多0本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有，本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播，或不应无偿使用，请及时通过电子邮件或电话通知我们，以迅速采取适当措施，避免给双方造成不必要的经济损失。emif:可实现DSP与不同类型存储器（SRAM、FlashRAM、DDR-RAM等）的连接。般EMIF与FPGA相连，从而使FP储器（SRAM、FlashRAM、DDR-RAM等）的连接。中

25、文名外部存储器接口外文名ExternalMemoryInterface缩写emif分类EMIFA和EMIFB,是TMSDSP器件上的一种接口外部存储器接口(EMIF),ExternalMemoryInterface具体可以分为EMIFA和EMIFB。一般来说，EMIF可实现DSP与不同类型存EMIF可实现DSP与不同类型存储器（SRAM、FlashRAM、DDR-RAM等）的连接。一般EMIF与FPGA相连,从而使FP储器（SRAM、FlashRAM、DDR-RAM等）的连接。一般EMIF与FPGA相连，从而使FPGA平台充当一个协同处理器、高速数据处理器或高速数据传输接口。设计接口提供了一个

26、FPGA块至RAM的无缝连接。在读/写、FIFO或存储器模式中，双端口块RAM的一侧被用来实现与DSP的通信。另一侧用于实现与内部FPGA逻辑电路或平台-FPGA嵌入式处理器的通信。在使用DSP的过程中，需要设计外部存储器接口时可以参考TI的TMS320XXDSPExternalMemoryInterface（EMIF）ReferenceGuide。其中XX代表某一种具体的dsp处理器。外部设备连接接口包括外部存储器连接接口（EMIF）、主机接口（HPI）等。外部存储器接口主要用来同并行存储器连接，这些存储器包括SDRAM、SBSRAM、Flash、SRAM存储器等，外部存储器接口还可以同外部

27、并行设备进行连接，这些设备包括并行A/D、D/A转换器、具有异步并行接口的专用芯片，并可以通过外部存储器接口同FPGA、CPLD等连接；主机接口主要用来为主控CPU和C55x处理器之间提供一条方便、快捷的并行连接接口，这个接口用来对DSP进行控制、程序加载、数据传输等工作。这里主要是EMIF。EMIF输入输出信号图：I>MA控制器外设总线控制器UPU数据总线CPU程序总线32位夕卜部存储器接口- >D3J：0"- >A2J：0,-CE3:0+BE3:0,fAWE4+ARE,- SSAI)SI->+SSWE-HOLD-*HOLDAJ.SDRAS* SDCAS&g

28、t;* SDVVE+SDA10>-CLKNIEM外部存储器共享异步存储器同步突发存储器总线保持信号同步动态存储器同步存储器时钟EMIF为3种类型的存储器提供了无缝接口：1异步存储器，包括ROM,FLASH,异步SRAM2同步突发静态存储器（SBSRAM）3同步动态存储器（SDRAM）异步存储器可以是静态随机存储器（SRAM）、只读存储器（ROM）和闪存存储器等存储器，在实际使用中还可以用异步接口连接并行A/D采样器件、并行显示接口等外围设备，但使用这些非标准设备时需要增加一些外部逻辑来保证设备的正常使用。在使用外部存储器接口时应区分字寻址和字节寻址之间的区别，当TMS320C55X访问数

29、据时，CPU用23位地址访问16位字，该方式下数据空间被分成128页，每页字长64K。CPU访问程序代码时，用24位地址访问8位字节，DMA控制器访问存储器时也采用字节寻址方式。如果多个请求服务同时到达，EMIF会根据每个请求优先级来进行处理。最高为HOLD,最低为刷新。对EMIF编程时，必须了解外部存储器地址如何分配给片使能空间，即CE空间,每个CE空间可以同那些类型的存储器连接，以及用那些寄存器位来配置CE空间。TMS320C55X的外部存储器映射在存储空间的分布，相应于EMIF的片选使能信号，例如CE1空间的存储器，则必须将其片选引脚连接到EMIF的CE1弓|脚。当EMIF访问CE1空间

30、时，驱动CE1变低。字寻址方式地址字节寻址方式地数据页范围外部存储器址范围（16进制）第2页后64K字节3-31028000-1FFFFFCESaQ字节32-6364-9596-127CE1空可200000-3FFFFF4M子节CE容可400000-5FFFFF4M子节600000-7FFFFF当MP/MC=0（16进制）050000-3FFFFF400000-7FFFFF800000-BFFFFFC00000-FFFFFFCE3空间长度为(4M-32Q字节剩余地址空间被片上ROM&用当MP/MC=1CE3空间长度为4M字节TMS320C5510外部存储器映射中的最高地址单独分配给CE

31、3空间，或由CE3及内部的DSPROM共享。这些地址的分配由CPU状态寄存器ST3_55中的MPNMC位来决定。在DSP复位期间，MPNMC值取决于DSP的NP/MC引脚的信号电平。可以使用全局控制寄存器EGCR和每个CE空间控制寄存器来配置CE空间。对于每个CE空间，必须设置控制寄存器1中的以下域：MTYPE指定存储器类型MEMFREQ决定存储器信号的频率MEMCEN决定CLKMEM引脚是输出存储器时钟信号，还是被拉成高电平一定要对全局控制寄存器写如下控制位。WPE对所有CE空间，使能或者禁止NOHOLD对所有CE空间，使能或禁止HOLD请求外部寄存器接口硬件连接与配置外部存储器接口所支持的

32、异步存储器接口、同步突发静态存储器接口和同步动态存储器接口都支持程序代码访问以及32位宽、16位宽和8位宽数据访问。外部存储器的4个片选空间都可以单独进行设置，设置的内容包括存储器类型、存储器宽度、读写时序参数等内容。本节将分别给出不同接口的硬件连接以及参数的设置。1 .异步存储器接口异步存储器的类型多种多样，它们既包括静态随机存储器、闪存存储器、只读存储器等，又有先入先出存储器、双端口存储器等，这些存储器有着不同的特点，可以根据需要灵活选用。外部存储器接口所支持的异步存储器接口、同步突发静态存储器接口和同步动态存储器接口都支持程序代码访问以及32位宽、16位宽和8位宽数据访问。外部存储器的4

33、个片选空间都可以单独进行设置，设置的内容包括存储器类型、存储器宽度、读写时序参数等内容。AM29LV320D是一种大容量的闪存存储器，存储容量可以达到2M字/4M字节,数据总线宽度可以是8位或16位，下面给出AM29LV320D与DSP的连接关系示意图。C55大处理器AM29LA320DkM29LV520D读时序CEicOEsfBYTEtBYTE#从字切wbaO-DQI*换到字s节模式DO1A-1LrBYTE打3VTE#从字节J叨换到030皿?盘据输出V费据给出CDQ0-DQ14)y.(DQQ：DQ7V地址箱法泡火防卫(DQOQM"(DQ15晨1从图中可以看到C55x处理器与AM29

34、LV320D的连接用了数据线D7-D0,在这种连接方式下AM29LV320D的DQ15/A-1引脚应当作为地址线A-1来使用，处理器的地址总线A21:0接到AM29LV320D的A20:-1,AM29LV320D的BYTE#信号接地，RESET#接到系统复位信号，写保护/快速编程WP#/ACC引脚接高电平。AM29LV320D的读写时序，如图5-5和图5-6所示，从时序图中可以看到该芯片的一个读写周期最短为90ns或120ns,而数字信号处理器的CLKOUT时钟是DSP主时钟的1/1、1/2、1/3、1/4、1/5、1/6、1/7或1/8,如果DSP运行在200MHz,则DSP个时钟周期为5n

35、s,如果不能让DSP的读写时序同AM29LV320D的读写时序相匹配，就无法实现正确的读写。调整DSP的读写时序有两种方法，一种是将AM29LV320D的RY/BY信号接到DSP的ARDY信号上，通过硬件等待信号实现二者读写时序的同步，另外一种方法是通过软件设置外部存储器接口寄存器实现正确读写。方法1使用简单，但灵活性不强，如果DSP通过外部存储器接口连接多个芯片，这种方法就不能使用，软件设置的方法灵活、方便，推荐使用该种方法设置外部存储器接口的读写时序。当CLKOUT为4分频时，设置建立时间为1个时钟周期，选通时间为4个时钟周期，保持时间为2个时钟周期就可以正确读取AM29LV320D存储器

36、。外部存储器接口为每个片选空间都提供了独立的片选控制寄存器，通过这些寄存器可以设置寄存器类型，读/写时序以及超时时钟周期数，具体可参见下表。片选控制寄存器1(CEx_1)位字段1513Reserved数值说明保留1412MTYPE000b001b010b011b100b101b-111b存储器类型8位宽异步存储器16位宽异步存储器32位宽异步存储器32位宽同步动态存储器(SDRAM)32位宽同步静态突发存储器(SBSRAM)保留11-8READSETUP115读建立时间72READSTROBE-63读选通时间1-0READHOLD0-3读保持时间片选控制寄存器2(CEx_2)位字段数值说明15

37、-14EXTENEDHOLDREAD0-3读延长保持时间13-12EXTENEDHOLDWRITE0-3写延长保持时间11-8WRITESETUP1-15写建立时间7-2WRITESTROBE163写选通时间1-0WRITEHOLD0-3写保持时间片选控制寄存器3(CEx_3)说明位字段数值158Reserved7-0TIMEOUT01V保留超时字段（同步存储器超时字段无效）超时功能被禁止NK255当ARDY言号为低超过N个时钟周期，则发生超时错误因此，使用异步存储器要注意的问题是：1外部存储器连接信号2 EMIF对异步存储器的配置3 EMIF异步读操作4 EMIF异步写操作5随就绪信号（AR

38、DY）插入的额外周期2 .同步突发静态存储器（SBSRAM）同步突发静态存储器是一种高密度、高速的存储器，同同步动态存储器相比，同步静态存储器不需要刷新，访问更加方便、快捷。TMS320C55X外部存储器接口支持32位宽无校验同步突发管道型静态存储器，同步突发静态存储器的工作频率在与CPU时钟同频或CPU时钟频率的1/2。SBSRAM有流水和流通两种类型，但EMIF只支持流水型，在相同吞吐量的情况下，可以工作在更高的频率。同步突发静态存储器所使用的信号包括数据总线D0.31、地址总线A21.0、片选信号CE0-CE3、字节使能信号BE0-BE3,此外还有SBSRAM地址选通信号SSADS、输出

39、使能信号SSOE、写使能信号SSWE和存储器接口时钟CLKMEM接下来给出C55x外部存储器接口同32位无校验管道型SBSRAM的连接图。图中SBSRAM占用CE0空间，SBSRAM的MODE信号接到低电平使SBSRAM工作在线性突发模式，其他未用的SBSRAM信号如ZZ、ADV、ADSP和GW信号都接成非活动状态。CEOCE1CLKMEMPutlupPuhdownjTMS320VC551externalmemoryinterface(EMIF)SSOESSWECE2CE3A|N+2:2|口!31阴PuElupPutlup-PuHdown-PulldownPHIupCE2CE2CECLKADS

40、CBWEGWADSPZZMODEADV总而划&A|N:0)DQd：国7：0JSBSRAM(X32)如果所用的SBSRAM是有校验型存储器，连接时则应注意SBSRAM的校验信号DQPd:a应当接地以减少功率消耗。如果要使用SBSRAM的电源关闭模式，可以将SBSRAM的ZZ引脚同C55x的通用输入输出引脚相连接，通过通用输入输出引脚控制SBSRAM是否进入电源关闭模式。控制SBSRAM接口的寄存器包括EMIF全局控制寄存器和片选控制寄存器CEx_1,接下来给出SBSRAM所需设置字段表。SBSRAM需要设置字段所在寄存器字段名称数值说明片选控制寄存器14-12MTYPE全局控制寄存器11

41、9MEMFREQ100b32位宽SBSRAM000bCLKME频率001bCLKOU狈率一0卜局控制寄存器7WPE,1卜局控制寄存器-05MEMCEN,1卜局控制寄存器八八00NOHOLD,1CLKOU狈率除2后写使能禁止后写后写使能存储器时钟使能CLKME睇持高电平CLKMEM?出使能外部保持控制允许外部保持禁止外部保持3 .同步突发动态存储器(SDRAM)TMS320C55x外部存储器接口支持16位、32位宽，64M位和128M位SDRAM,SDRAM可以工作在C55x频率的1/2或1/1。SDRAM的引脚映射和寄存器配置表SDRA已置位M容量及排列方式用芯KSDACCSDSIZESDWI

42、D数量占边界/行地址列地址用C鬻rAemifsdrEmif3MM问数64M位4Mx16位10BA1：02和11:064M位4Mx16位BA1：04和11:064M位BA1A14:12、SDA10和A10:1A15:13、SDA10和A11:2A14:1A7:A8:01A7:A9:02:0和3、A7:A9:022Mx32位10:064M位2M2x32位BA1SDA10和A11:2A14:13、:0和SDA1010:0128M位8M1x16，立BA1:04和11:0128M立4M1x32k立BA1:04和11:0和A11:2A14:12、SDA10和A10:1A15:13、SDA10和A11:2A

43、7:A9:02A8:A9:01A7:A9:02SDRAM接口专用信号包括SDRAM行选通信号SDRAS、歹U选通信号SDCAS和写使能信号SDWE,SDA10信号在ACTV命令时作为行地址信号,在读写操作时作为预加电使能信号，在DCAB命令下为高，保持模式下为高阻态。SDRAM操作时需要一系列命令来支持其运行，下面给出命令列表C55xEMIF接口SDRAM命令命令说明DCABACTVREADWRTMRSREFRNOP关闭所有边界打开所选择边界和所选择行输入起始列地址开始读操作输入起始列地址开始写操作配置SDRAMI式寄存器自动循环刷新地址不进行操作在进行SDRAM操作时需要修改EMIF全局控制

44、寄存器和片选控制寄存器1,接下来给出SDRAM所需设置字段表。所在寄存器位字段名称数值说明CLKME频率全局控制寄存器119MEMFREQ000bCLKOU狈率001bCLKOU狈率除2后写使能全局控制寄存器7WPE0禁止后写1后写使能0存储器时钟使能全局控制寄存器5MEMCEN0CLKME睇持高电平1CLKMEM?出使能0外部保持控制全局控制寄存器0NOHOLD0允许外部保持11禁止外部保持片选控制寄存器11412MTYPE011b32位宽或16位宽SDRAM除了设置以上寄存器以外还需要设置SDRAM控制寄存器SDRAM控制寄存器1位字段胪说明1511TRC1111b从刷新命令REFR!JR

45、EFR/MRS/ACTV令间隔CLKMEM10SDSIZE)SDWID0RFEN17-43-0TRCD0100TRP100周期数SDRAMS0:16位宽SDRAIWM0:64M位刷新使能0:禁止刷新从actvOt令至ij从DCA跄令至IJ1:32位宽1:128M位1:允许刷新READ/WRIT命令CLKMEM!期数REFR/ACTV/MRS令CLKMEM!期数SDRAM控制寄存器2位字段初始值说明10SDACC00:SDRAMB据总线接口为16位宽1:SDRAMB据总线接口为32位宽98TMRD11bACTV/DCAB/REFR迟CLKME周期数74TRAS1111bSDRAS&号有效时持续CLKMEMS期数30TACTV2ACTV111bSDRA例SDRAS1效延迟CLKMEM!期数SDRAM周期寄存器和计数寄存器用来设置SDRAM的刷新周期，其中周期寄存器存放刷新所需CLKMEM时钟周期数，计数寄存器存放刷新计数器当前计数值。外部寄存器接口的软件设置应用芯片支持库函数对外部寄存器接口进行设置首先要在头文件中包含csl_emif.h,接下来声明EMIF配置结构：EMIF_ConfigConfig_EMIF=0x0281,/*EMIF全局控制寄存器*/