第10章 触发器和时序逻辑电路

1、第十章第十章 触发器和时序逻辑电路触发器和时序逻辑电路 10.1 概述概述一、触发器一、触发器.概念：概念：能够存储位二值信号的基本单元电路。能够存储位二值信号的基本单元电路。.特点：特点：（）有两个稳定的状态：和。（）有两个稳定的状态：和。（）（）在适当输入信号作用下，可从一种状态翻转到另一在适当输入信号作用下，可从一种状态翻转到另一种状态；种状态； 在输入信号取消后，能将获得的新状态保存下来。在输入信号取消后，能将获得的新状态保存下来。（3）有两个互不输出）有两个互不输出Q和和3. 触发方式：触发方式：电平触发、脉冲触发和边沿触发。 Q按照触发器逻辑功能的不同分为：按照触发器逻辑功能的不同

2、分为：RS触发器、触发器、JK触发器、触发器、T触发器、触发器、D触发器等；触发器等；4. 触发器分类触发器分类二、触发器的初态和次态二、触发器的初态和次态初态初态(现态现态)：Qn()次态：次态：Qn+1(*)初态初态(现态现态)：触发器在输入信号作用之前的输出状态；：触发器在输入信号作用之前的输出状态；次态：触发器在输入信号作用之后的输出状态；次态：触发器在输入信号作用之后的输出状态；三、触发器逻辑功能描述方法三、触发器逻辑功能描述方法功能表（特性表）、特性方程、功能表（特性表）、特性方程、状态图、波形图状态图、波形图 基本基本R-S触发器是直接触发器是直接复位（复位（Reset）、置位）

3、、置位（Set）触发器的简称。电路简单，是触发器的简称。电路简单，是所有触发所有触发器的基础器的基础，它将输出信号反馈到输入，可以实现，它将输出信号反馈到输入，可以实现对输出状态的锁定。对输出状态的锁定。10.1.1 基本RS触发器(与非门构成)&SRQQQ和和 为触发器的互补输出端；为触发器的互补输出端；R和和S为输入端。为输入端。R置置“0”端端或或复位端，复位端，S置置“1”端端或或置位端置位端Q低电平有效低电平有效逻辑符号逻辑符号RSQQ10.1.1 基本RS触发器(与非门构成)1、电路组成及逻辑符号、电路组成及逻辑符号 触发器输出与输入的逻辑关系触发器输出与输入的逻辑关系(1) R=

4、1，S= 00101设触发器原设触发器原态为态为“0”态态。010翻转为翻转为“1”态态.& G1& G2.RSQQ1设原态为设原态为“1”态态011100触发器保持触发器保持“1”态不变态不变 结论结论: 不论触不论触 发器原来为何发器原来为何 种状态，当种状态，当 R=1，S=0时时， 将使将使触发器置触发器置“1”或称为或称为置位置位。S称为置位端。称为置位端。置位置位.& G1& G2.RSQQ10(2) R=0，S=101设原态为设原态为“1”态态011100翻转为翻转为“0”态态.& G1& G2.RSQQ01设原态为设原态为“0”态态101100触发器保持触发器保持“0”态不变态

5、不变 结论结论: 不论不论 触发器原来触发器原来 为何种状态，为何种状态， 当当 R=0， S=1时时， 将使将使触发器触发器 置置“0”或称或称 为为复位复位。R称为复位端。称为复位端。复位复位.& G1& G2.RSQQ(3) R=1，S=111设原态为设原态为“1”010011 保持保持 “1”态态.& G1& G2.RSQQ11设原态为设原态为“0”态态101100触发器保持触发器保持“0”态不变态不变 当当 R=1， S=1时，时， 触发器触发器保持保持 原来的状态，原来的状态， 即触发器具即触发器具 有有保持、记保持、记 忆功能忆功能。.& G1& G2.RSQQ(4) R = 0

6、，S = 01100.& G1& G2.RSQQ触发器的输出既不是触发器的输出既不是0态，也不是态，也不是1态态状态不确定状态不确定约束条件约束条件: S+R = 1当当S、R同时撤去时，输出端同时撤去时，输出端Q和和Q状态不定。状态不定。设计电路时此种情况应避免设计电路时此种情况应避免无论初态无论初态Q 为为0或或1，触发器的次态，触发器的次态和和 都为都为1。SR 触发器的描述与组合电路的描述类似，但触发器的描述与组合电路的描述类似，但有区别。最主要的区别就是有区别。最主要的区别就是要反映过去、现在要反映过去、现在和将来的不同状态和将来的不同状态。 通常使用通常使用特性表特性表、特性方程特

7、性方程、状态图状态图等工等工具来描述触发器的功能。具来描述触发器的功能。 (1)特性表特性表 RS说明说明R和和S是低电平有效是低电平有效(2) 特性方程特性方程将特性表转换为卡诺图，再将卡诺图化简后得到的将特性表转换为卡诺图，再将卡诺图化简后得到的方程即为特性方程。方程即为特性方程。nnQRSQ1特性方程特性方程1 SR约束条件约束条件011 1 100011110SRQn (3) 状态图状态图 01S=0 R=1S=1 R=0S=1 R=S= R=1当当S=1,R=1S=1,R=1时触发器保持，状态时触发器保持，状态保持保持0 0；当当S=0,R=1S=0,R=1时触发器置位，状态时触发器

8、置位，状态置置1 1；所以当所以当R=1R=1时，不管时，不管S S是多少，是多少，现态现态/ /次态均为次态均为1 1；当当S=1,R=1S=1,R=1时触发器保持，状态时触发器保持，状态保持保持0 0；当当S=1,R=0S=1,R=0时触发器置位，状态时触发器置位，状态置置0 0；所以当所以当S=1S=1时，不管时，不管R R是多少，是多少，现态现态/ /次态均为次态均为0 0；基本基本R-SR-S触发器的优缺点触发器的优缺点 优点：优点： 结构简单，可独立使用，也可组成其他类型触发器。结构简单，可独立使用，也可组成其他类型触发器。 缺点：缺点： 输入输入R、S之间存在约束条件；之间存在约

9、束条件； 输出直接受输入影响输出直接受输入影响，无法控制其状态翻转时刻。，无法控制其状态翻转时刻。 使用范围有限。使用范围有限。基本基本RS触发器的特点：触发器的特点：总总 结结（1 1）有两个互补的输出端，有两个稳定的状态。）有两个互补的输出端，有两个稳定的状态。（2 2）有复位（）有复位（Q=0Q=0）、置位（）、置位（Q=1Q=1）、保持原状态（记忆）三）、保持原状态（记忆）三种功能。种功能。（3 3）R R为复位（置为复位（置0 0）输入端，）输入端，S S为置位（置为置位（置1 1）输入端，可以）输入端，可以是低电平有效，也可以是高电平有效，取决于触发器的结是低电平有效，也可以是高电

10、平有效，取决于触发器的结构。构。（4 4）由于反馈线的存在，无论是复位还是置位，有效信号只）由于反馈线的存在，无论是复位还是置位，有效信号只需要作用很短的一段时间，即需要作用很短的一段时间，即“一触即发一触即发”。10.1.2 其他类型触发器其他类型触发器 基本触发器具有保持功能，输出与输入不象组合基本触发器具有保持功能，输出与输入不象组合电路那样一一对应，输入同为电路那样一一对应，输入同为1，输出可为状态，输出可为状态0，也，也可为状态可为状态 1。 但基本触发器又与组合电路类似，但基本触发器又与组合电路类似，输入任意时刻输入任意时刻发生变化，输出马上跟着改变发生变化，输出马上跟着改变。 在

11、时序电路中，常常希望在时序电路中，常常希望输入输入信号信号只作为只作为输出输出变变化的条件化的条件，何时开始，何时开始翻转翻转要要由由节拍器（节拍器（时钟时钟）来）来决定决定。显然基本触发器不具有这样的功能。显然基本触发器不具有这样的功能。 钟控触发器钟控触发器具有按时钟拍节工作的特点。具有按时钟拍节工作的特点。 在时钟脉冲在时钟脉冲CP控制控制的规定的规定时刻时刻按输入信号决定的状态按输入信号决定的状态进行翻转的触发器，称为钟控触发器。进行翻转的触发器，称为钟控触发器。 分类：分类：J-K触发器触发器D触发器触发器T触发器触发器逻辑功能逻辑功能同步式同步式主从型主从型维持阻塞型维持阻塞型边沿

12、触发型边沿触发型电路结构电路结构触发方式触发方式 相同逻辑功能的触发器，采用不同的电路结构，便相同逻辑功能的触发器，采用不同的电路结构，便有不同的触发方式。有不同的触发方式。重点：重点：逻辑功能和触发方式。逻辑功能和触发方式。特点：特点： 不同逻辑功能的触发器，可通过外部连线进行相互不同逻辑功能的触发器，可通过外部连线进行相互转换。转换。逻辑功能变化但是触发方式不变。逻辑功能变化但是触发方式不变。RS触发器触发器1.同步同步SR触发器触发器CLK=0时，门G3和G4的输出为1，S、R端的信号无法通过G3和G4而影响输出端状态；CLK1时，工作情况与基本RS触发器相同。触发电路发生，使输出Q和Q

13、根据S、R信号而改变状态；同步同步SR触发器的特性表触发器的特性表10nnQSRQSR特性方程：特性方程：01110011110101011011100Qn+1QnQn同步同步RS触发器是电平触发方式，其特点为：触发器是电平触发方式，其特点为：在在CLK=1的全部时间里的全部时间里S和和R 信号都能通过门信号都能通过门G3和和G4加到基本加到基本RS触发器上，所以在触发器上，所以在CLK=1的全部时间里的全部时间里S和和R的变化都可引起的变化都可引起触发器输出的变化，这是同步触发器输出的变化，这是同步RS触发器的特点。触发器的特点。 时钟脉冲作用期间（时钟脉冲作用期间（CP=1），将输入信号）

14、，将输入信号D转换成一转换成一对对互补信号互补信号送至基本送至基本R-S触发器，使基本触发器，使基本R-S触发器的输触发器的输入只可能是入只可能是 01 或或10 ，从而消除了状态不确定的现象。，从而消除了状态不确定的现象。CP1）电路结构：）电路结构：2）工作原理：）工作原理：SR01110100CPSRCP1011CPDQn 0 Qn Qn 1 0 0Qn+11 1 1钟控钟控D 触发器特性表触发器特性表2）工作原理：）工作原理：CPR1CP=1时，输入端的两个与非门时，输入端的两个与非门被打开，输出由被打开，输出由D决定决定CP=0时，输入端的两个与非门时，输入端的两个与非门被堵塞，输出

15、保持原态被堵塞，输出保持原态特性方程：特性方程：DQn 1CPDQn 0 Qn Qn 1 0 0Qn+11 1 1钟控钟控D 触发器特性表触发器特性表钟控钟控D 触发器状态图触发器状态图01 1 101DQn3）逻辑功能描述）逻辑功能描述例：例：5.3 设初态为设初态为0CP钟控钟控D触发器是电平触发（电位触发）方式触发器是电平触发（电位触发）方式电平（电位触发）触发方式的工作特性电平（电位触发）触发方式的工作特性 电位触发方式也叫电位触发方式也叫电平触发方式电平触发方式，钟控触发器钟控触发器采用采用的就是电位触发方式。的就是电位触发方式。 很明显，当很明显，当 CP=1 时，触发器可以被输入

16、信号触发；时，触发器可以被输入信号触发； 当当 CP=0 时，触发器不能被输入信号改变，时，触发器不能被输入信号改变， 处于保持状态。处于保持状态。 这种在某一电平下这种在某一电平下可以随时改变触发器状态可以随时改变触发器状态的触发的触发方式称为电位触发方式。方式称为电位触发方式。 电位触发方式的电位触发方式的缺点缺点是是输出在一个时间段都可能改输出在一个时间段都可能改变，变，比如输入端存在干扰时，输出状态会来回翻转。抗比如输入端存在干扰时，输出状态会来回翻转。抗干扰能力不强。干扰能力不强。总结：电平触发的触发器的特点总结：电平触发的触发器的特点1、在、在CP为电平为电平0期间，触发器的现态与

17、初态一样。期间，触发器的现态与初态一样。2、在、在CP为电平为电平1期间，触发器的现态随着输入信号的期间，触发器的现态随着输入信号的状态的改变可能发生多次翻转。也即只有当状态的改变可能发生多次翻转。也即只有当CP=1时，时，触发器的输出才会受到输入信号的影响。触发器的输出才会受到输入信号的影响。CP 电位触发方式为了避免在一个触发周期之内，电位触发方式为了避免在一个触发周期之内，输出端发生多次翻转，要求输出端发生多次翻转，要求 CP=1 的时间满足：的时间满足： 不能太短不能太短，要保证触发器能可靠翻转。，要保证触发器能可靠翻转。 不能太长不能太长，只够翻转一次，不能出现第二次翻转，只够翻转一

18、次，不能出现第二次翻转 显然，这对显然，这对CP来说来说要求太高了要求太高了。 为了降低对为了降低对CP信号的要求，但还要保证输出不信号的要求，但还要保证输出不随意翻转，我们可以采用随意翻转，我们可以采用具有具有主从结构主从结构的触发器的触发器， 它的特点是它的特点是状态转变只发生在状态转变只发生在某一时刻某一时刻，而不是某，而不是某一时段一时段。主主 从从 触触 发发 器器1.主从主从SR触发器触发器结构：由两个电平触发的结构：由两个电平触发的SR触发器组成；触发器组成；时钟脉冲时钟脉冲CLK直接控制主触发器，并通过反相器相连，以控制直接控制主触发器，并通过反相器相连，以控制从触发器。从触发

19、器。（1 1）接收输入）接收输入信号过程信号过程CLK=1=1期间：期间：主触发器控制主触发器控制门门G G7 7、G G8 8打开，打开，接收输入信号接收输入信号S S、R,R,从触发器控从触发器控制门制门G G3 3、G G4 4封锁，封锁，其状态保持不其状态保持不变。变。1011结构特点结构特点（2 2）输出信）输出信号过程号过程CLK下降沿到下降沿到来时，主触发来时，主触发器封锁，从触器封锁，从触发器按照主触发器按照主触发器的状态改发器的状态改变。变。0111CLK下降沿到来时有效下降沿到来时有效因此，在一个因此，在一个CLK的变化周期的变化周期里触发器输出端的状态只可能里触发器输出端

20、的状态只可能改变一次。改变一次。 101工作原理工作原理S=1 R=0时，时，CLK1期间主触发器置期间主触发器置1；CLK下降沿到达时，从触发器置下降沿到达时，从触发器置1，Qn+1=1。为置。为置1态态1010110S=0 R=1时，时，CLK1期间主触发器置期间主触发器置0；CLK下降沿到达时，从触发器置下降沿到达时，从触发器置0，Qn+1=0。为置。为置0态态010100S=0 R=0时，触发器保持原来状态不变，时，触发器保持原来状态不变， Qn+1=Qn。111S=1 R=1时，时，CLK1期间主触发器输出全为期间主触发器输出全为 1；CLK下降沿到达时，从触发器置输出全为下降沿到达

21、时，从触发器置输出全为 1 。为不定态。因。为不定态。因此，约束条件为此，约束条件为SR=0。1111特性方程：特性方程：10nnQSRQSR特性表（功能表）：特性表（功能表）：只在只在CP从从1变为变为0时有效时有效 在画主从触发器的波在画主从触发器的波形图时，应注意以下形图时，应注意以下两点：两点：（1）触发器的触发翻转）触发器的触发翻转发生在时钟脉冲的触发生在时钟脉冲的触发沿（这里是下降发沿（这里是下降沿）。沿）。（2）判断触发器次态的）判断触发器次态的依据是时钟脉冲下降依据是时钟脉冲下降沿前一瞬间输入端的沿前一瞬间输入端的状态。在下降沿来之状态。在下降沿来之前，触发器输出处于前，触发器

22、输出处于保持态。保持态。例例5.4.1：设主从设主从SR触发器的初始状态触发器的初始状态Q=01）电路结构）电路结构CPCP1）电路结构）电路结构 主、从触发器的时钟脉冲反相；主、从触发器的时钟脉冲反相； 主触发器主触发器输入端为输入端为J、K，其输出状态为从触发器的输，其输出状态为从触发器的输入信号，入信号，从触发器的状态为最终状态从触发器的状态为最终状态。KJG 2G3G1G4G5G7G 6G 8G9QQmmC PQQ&1mRmSRS 由图可见，主从触发器结构上分两级，节拍上分两由图可见，主从触发器结构上分两级，节拍上分两拍。拍。第一拍：第一拍：主触发器工作，接受输入激励，改变主触发器工作

23、，接受输入激励，改变 Q主主状态。从触发器锁定在以前状态。状态。从触发器锁定在以前状态。 第二拍：第二拍：主触发器锁定在第一拍最后状态，从触发主触发器锁定在第一拍最后状态，从触发器始终跟随该状态，由于器始终跟随该状态，由于Q主主被锁定，故被锁定，故Q = Q主主。状态不。状态不再受再受JK的影响，的影响，克服了克服了“空翻空翻”现象现象。 CP=1时，时，G1、G2门打开，主触发器状态由门打开，主触发器状态由 JK 的输入决定。而对于从触发器，由于的输入决定。而对于从触发器，由于CP=0，G5、G6被封锁，从触发器状态不变。被封锁，从触发器状态不变。 CP=0时，时，G1、G2门被封锁，主触发

24、器状态不变。门被封锁，主触发器状态不变。而对于从触发器，由于而对于从触发器，由于CP=1，G5、G6打开，主触打开，主触发器状态作用于从触发器，且状态相同。发器状态作用于从触发器，且状态相同。nnnQKQJQ 1主从主从JK触发器特性方程触发器特性方程0 0 JK0 1 01 0 1 1 1 QnQn+1Qn主从主从 J-K特性表特性表功功 能能保持保持置置0置置1翻转翻转状态图状态图主从主从J-K 触发器的输出波形触发器的输出波形Q主主QJKCP 不过主从不过主从J-K触发器存在触发器存在“一次翻转一次翻转”现象。即受现象。即受到干扰以后，触发器输出错误的状态，且干扰消失以到干扰以后，触发器

25、输出错误的状态，且干扰消失以后，无法恢复正常。这是不允许的！后，无法恢复正常。这是不允许的！ 为了使主从为了使主从J-K触发器能正常实现预定的逻辑功能，触发器能正常实现预定的逻辑功能，要求在要求在CP=1期间，期间，JK值不能变化值不能变化。一般使用。一般使用窄脉冲窄脉冲作为作为触发触发脉冲，脉冲，降低了抗干扰能力降低了抗干扰能力。& G1QQDCPSDRD& G2& G4& G3& G5& G6置置0维持线维持线置置1维持线维持线置置0阻塞线阻塞线置置1阻塞线阻塞线DQQ CP逻辑符号逻辑符号总结：总结： 维持阻塞型维持阻塞型D触发器只在触发器只在时钟上升沿时刻状时钟上升沿时刻状态发生变化态

26、发生变化，其他时候均保持其他时候均保持。要求。要求D的有效值的有效值必须在必须在上升沿之前准备好上升沿之前准备好。抗干扰能力增强。抗干扰能力增强。CPDQn+1 1 1 0 0 0 10 正边沿正边沿D 触发器特性表触发器特性表Qn+1QnQnQQJK CP逻辑符号逻辑符号J K CP说明说明Qn+10 0 负边沿负边沿JK 触发器特性表触发器特性表Qn+1QnQn保持保持0 1 1 0 0 11 1 1 0QnQn置置0置置1翻转翻转 将将J-K触发器的输入触发器的输入端端J、K连接在一起用连接在一起用 T 表示构成表示构成 T 触发器触发器。 由于由于J=K，所以，所以T触触发器只具有发器

27、只具有J-K触发器的触发器的部分功能：部分功能：J=K=0时，保持；时，保持；J=K=1时，翻转。时，翻转。& G1& G2QQ& G4T& G3CP 0 T1Qn+1QT触发器特性表触发器特性表功能功能保持保持翻转翻转Q特性方程特性方程QTQTQn 1若若T1，则为，则为T触发器。触发器。 每来一个时钟脉冲，触发器的状态就发每来一个时钟脉冲，触发器的状态就发生一次翻转，生一次翻转，Q端波形的频率为时钟频率的端波形的频率为时钟频率的一半，故这种触发器可用作二分频器。一半，故这种触发器可用作二分频器。 触发器的触发方式触发器的触发方式电平触发方式：电平触发方式：高、低电平触发高、低电平触发边沿触

28、发方式：边沿触发方式：上升沿、下降沿触发上升沿、下降沿触发CP低电平低电平触发：触发：CP高电平高电平触发：触发：CP下降沿下降沿触发：触发：CP上升沿上升沿触发：触发：10 时序逻辑电路的特点是时序逻辑电路的特点是 任一时刻的输出不任一时刻的输出不仅与当前的输入有关，还与以前的状态有关。仅与当前的输入有关，还与以前的状态有关。 时序电路与组合逻辑电路有着本质的区别，它除时序电路与组合逻辑电路有着本质的区别，它除包含包含组合电路组合电路外，重要的是包含有由外，重要的是包含有由触发器触发器构成的构成的存存储电路储电路，存在输出到输入的反馈，存在输出到输入的反馈。时序电路的特点：时序电路的特点：（

29、1）含有具有记忆元件（最常用的是触发器）。）含有具有记忆元件（最常用的是触发器）。（2）具有反馈通道。）具有反馈通道。组合电路组合电路X1XnY1Ym存储电路存储电路Z1ZrQ1QmQ1Qk时序逻辑电路结构框图时序逻辑电路结构框图 1、电路的触发方式：、电路的触发方式：同步时序逻辑电路：同步时序逻辑电路：电路中所有触发器的电路中所有触发器的时钟时钟端是端是连在一连在一起的起的，存储电路的状态更新是在同一时刻同步进行的。，存储电路的状态更新是在同一时刻同步进行的。 同步逻辑电路通常工作速度较快，电路相对复杂。同步逻辑电路通常工作速度较快，电路相对复杂。异步时序逻辑电路：异步时序逻辑电路：电路中各

30、个触发器的电路中各个触发器的时钟端时钟端不是相连不是相连的，可能的，可能各不相同各不相同，也可能某一局部相同，各部分之间不，也可能某一局部相同，各部分之间不同。总之，存储状态的更新是在不同时刻异步进行的。同。总之，存储状态的更新是在不同时刻异步进行的。 异步逻辑电路通常工作速度较慢，电路结构简单。异步逻辑电路通常工作速度较慢，电路结构简单。2、电路的输出、电路的输出/输入关系：输入关系：Mealy型：型：电路输出是电路输入和电路状态的函数。即：电路输出是电路输入和电路状态的函数。即：存储电路的输出反馈到组合电路与组合电路的输入信存储电路的输出反馈到组合电路与组合电路的输入信号共同决定时序电路的

31、输出号共同决定时序电路的输出 。Moore型：型：电路输出仅为电路状态的函数。即：存储电电路输出仅为电路状态的函数。即：存储电路的输出就是时序电路的输出路的输出就是时序电路的输出 ，没有专门的外部输出，没有专门的外部输出信号。信号。组合电路组合电路X1输出输出信号信号输入输入信号信号XnY1Ym存储电路存储电路触发器触发器输入信号输入信号触发器触发器输出信号输出信号Z1ZrQ1QmQ1Qk组合电路组合电路内部输入内部输入组合电路组合电路内部输出内部输出 把把状态变量状态变量按规定的次序排列起来构成的二进按规定的次序排列起来构成的二进制代码称为该时刻时序电路的制代码称为该时刻时序电路的状态状态。

32、若状态变量个。若状态变量个数为数为n n，状态数为，状态数为M M，则，则M M2 2n n。 要完整地描述同步时序逻辑电路的结构和功能，须用要完整地描述同步时序逻辑电路的结构和功能，须用3组组方程：方程： 描述输出变量与输入变量和状态变量之间关系的描述输出变量与输入变量和状态变量之间关系的逻辑表达式逻辑表达式 。 输出输出方程方程 描述驱动变量与输入变量、状态变量之间关系的逻描述驱动变量与输入变量、状态变量之间关系的逻辑表达式辑表达式 。 驱动（激励）驱动（激励）方程方程,r,) iQ,QX,(XHZnknnii2111,m,) iQ,QX,(XGYnknnii2111 描述次态与现态、驱动

33、信号之间关系的逻辑表达式描述次态与现态、驱动信号之间关系的逻辑表达式 。与触发器类型相关。与触发器类型相关。 状态状态方程方程 上述上述3组方程确定后，电路的逻辑功能便确定。组方程确定后，电路的逻辑功能便确定。,k,) iQ,QZ,(ZFQnknrini21111 时序电路的几个要素是：时序电路的几个要素是： 输入信号（有时可以没有）输入信号（有时可以没有） 时钟信号（是一种特殊的输入）时钟信号（是一种特殊的输入） 存储状态：通常是触发器的输出存储状态：通常是触发器的输出Q。 输出信号：通常是各触发器输出信号的逻辑组合，有输出信号：通常是各触发器输出信号的逻辑组合，有 时直接以触发器输出作为最

34、终输出。时直接以触发器输出作为最终输出。 所谓分析，就是根据给定电路，确定输入、触发器状所谓分析，就是根据给定电路，确定输入、触发器状态与最终输出之间的关系。态与最终输出之间的关系。 描述时序逻辑电路可以用驱动方程、状态方程和输出描述时序逻辑电路可以用驱动方程、状态方程和输出方程，也可以用状态表、状态图与时序图方程，也可以用状态表、状态图与时序图 。1、同步时序逻辑电路的描述、同步时序逻辑电路的描述状态图状态图 反映同步时序电路反映同步时序电路状态转移规律及相应输入状态转移规律及相应输入/输出取值输出取值关系关系的有向图。用图形的方式表示输入信号、现态、次态的有向图。用图形的方式表示输入信号、

35、现态、次态以及输出信号之间的关系以及输出信号之间的关系 。QQn+1X/Y状态表状态表 用表格反映同步时序电路的用表格反映同步时序电路的输出输出Y、次态、次态Qn+1与与输入输入X和电路和电路现态现态 Q 之间关系。之间关系。现态现态次态次态输入输入第二种状态表第二种状态表 输出输出时序图是时序电路的时序图是时序电路的输入、状态和输出输入、状态和输出按时间顺序变化的按时间顺序变化的工作波形图，是以工作波形图，是以波形方式波形方式描述时序电路特性的一种方法描述时序电路特性的一种方法 时序图时序图Q Qn+1X Y现态现态次态次态/输出输出输入输入QQn+1/Y第一种状态表第一种状态表 X （1）

36、写出）写出驱动方程驱动方程和和输出方程输出方程 分析时序电路的关键在于存储电路，所以要先写出分析时序电路的关键在于存储电路，所以要先写出存储电路的存储电路的驱动方程。驱动方程。 假设电路中的存储单元是假设电路中的存储单元是 J-K触发器，那我们就要看触发器，那我们就要看一看一看 J 端、端、K端与谁相连，并用表达式写出来。端与谁相连，并用表达式写出来。 （2）根据触发器的类型，写出其根据触发器的类型，写出其特性方程特性方程，结合，结合驱动驱动方程方程，求得，求得状态方程状态方程。 假设电路中使用的存储电路是假设电路中使用的存储电路是 J-K 触发器，则写出触发器，则写出 J-K 触发器的特征方

37、程。触发器的特征方程。 将第（将第（1）步得到的）步得到的J、K表达表达式代入即可。式代入即可。 （3）根据已有的状态方程或驱动方程和输出方程，列根据已有的状态方程或驱动方程和输出方程，列出出状态表状态表或画出或画出状态图状态图。 （4）总结概括时序电路的逻辑功能，需要时可以总结概括时序电路的逻辑功能，需要时可以画出画出工作波形图工作波形图。 例例10.1 分析图示电路的逻辑功能分析图示电路的逻辑功能（1）写出驱动方程）写出驱动方程QQQ0121DC1&CPFF0FF1FF2QQ1DC1QQ1DC1QQ2102100)(QQQQQQD 01QD 12QD （2）结合）结合D触发器特性方程，写出

38、状态方程触发器特性方程，写出状态方程 。DQn121010)(QQQQn011QQn112QQn（3）列出转移状态表、画出转）列出转移状态表、画出转移图。移图。 由状态转移表或状态转移图可以分析该电路的功能：由状态转移表或状态转移图可以分析该电路的功能： 在在 6 个状态之间循环往复个状态之间循环往复 有两个状态游离于循环之外，如果误入这两个状态有两个状态游离于循环之外，如果误入这两个状态可以自动返回主循环。（游离于主循环的状态称为偏离可以自动返回主循环。（游离于主循环的状态称为偏离状态，进入任一偏离状态都可返回主循环时，称该电路状态，进入任一偏离状态都可返回主循环时，称该电路具有具有自启动自

39、启动特性。）特性。） 对于上述时序电路的分析，我们已经弄清了它的工对于上述时序电路的分析，我们已经弄清了它的工作规律，我们可以称该电路为作规律，我们可以称该电路为 具有自启动功能的、具有自启动功能的、模模6计数器。计数器。 10.3.1 10.3.1 计数器计数器1 1什么是计数器？什么是计数器？就常用的集成电路计数产品而言，可以对其定义如下：就常用的集成电路计数产品而言，可以对其定义如下：计数器计数器：是一种对输入脉冲进行计数的时序逻辑电路，是一种对输入脉冲进行计数的时序逻辑电路，被计数的脉冲信号称作被计数的脉冲信号称作“计数脉冲计数脉冲”。 计数器在运行时，所经历的状态是周期性的，总是在有

40、计数器在运行时，所经历的状态是周期性的，总是在有限个状态中循环，限个状态中循环，通常通常将一次循环所包含的状态总数称为计将一次循环所包含的状态总数称为计数器的数器的“模模”。 计数器的分类：计数器的分类：计数器计数器加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器 (按计数功能按计数功能 )异步计数器异步计数器同步计数器同步计数器(按工作方式按工作方式) 二二进制计数器进制计数器十十进制计数器进制计数器 N 进制计数器进制计数器(按进位制按进位制)计数器的作用：计数、定时、分频、产生节拍脉冲等计数器的作用：计数、定时、分频、产生节拍脉冲等1 1、同步计数器、同步计数器 1JC11K

41、1JC11K1JC11K1JC11KQ3Q2Q1Q01CP&FF0FF1FF2FF3QQQQQQQQ四位二进制同步加法计数器四位二进制同步加法计数器 n位同步二进制加位同步二进制加法计数器的组成规法计数器的组成规律：当律：当Q0、Q1、Q2、Qn2都为都为1时，时，Qn1翻转。翻转。 CP脉冲到来时，脉冲到来时， Q0就翻转一次；就翻转一次；当当Q0为为1时，时，Q1才翻转一次；才翻转一次；当当Q0 、Q1都为都为1时，时，Q2才翻转一次；才翻转一次；当当Q0 、Q1 、Q2都为都为1时，时，Q3才翻转一次。才翻转一次。 二进制同步加法计数器二进制同步加法计数器2 2、异步计数器、异步计数器

42、异步十进制计数器异步十进制计数器1JC11K1JC11K1JC11K1JC11KQ3Q2Q1Q0CP &CP3CP2CP1CP0FF0FF1FF2FF3QQQQQQQQ由状态表，可知该电路是由状态表，可知该电路是8421码十进制异步计数器。码十进制异步计数器。3 3、集成计数器、集成计数器 （1）预置功能）预置功能 计数器的计数器的LD或或LOAD为预置端，当它为低电平时，可以使计为预置端，当它为低电平时，可以使计数器置数为预先设置的值，即数器置数为预先设置的值，即Q3Q2Q1Q0D3D2D1D0。 同步预置：同步预置：当当LD为低电平时，为低电平时，需要有时钟信号的参与需要有时钟信号的参与，

43、才能，才能实现预置功能；实现预置功能； 异步预置：异步预置：不需时钟信号的配合，当不需时钟信号的配合，当LD有效时马上实现预置有效时马上实现预置。（2）清零功能）清零功能 清零功能是当清零功能是当CLR有效（为低电平）时，将触发器输出直接有效（为低电平）时，将触发器输出直接清零，即清零，即Q3Q2Q1Q00000。清零功能也分为同步清零和异步清零。清零功能也分为同步清零和异步清零，其具体含义与同步预置、异步预置相同。，其具体含义与同步预置、异步预置相同。3 3、集成计数器、集成计数器 （3）可逆计数功能）可逆计数功能 可逆计数就是既可进行加法计数，也可进行减法计数，可逆计数就是既可进行加法计数

44、，也可进行减法计数，计数加减控制有两种实现方法即计数加减控制有两种实现方法即加减控制方式加减控制方式和和双时钟方式。双时钟方式。（4）计数控制）计数控制 计数控制信号用来控制计数器是否进行正常的计数，只计数控制信号用来控制计数器是否进行正常的计数，只有当计数控制信号有效时，计数器才进行有效的计数。有当计数控制信号有效时，计数器才进行有效的计数。（5）进位输出）进位输出 计数器正常计数时，当计数达到最大计数状态，进位输计数器正常计数时，当计数达到最大计数状态，进位输出端会输出一个有效信号，该输出端通常用于多片同步计数器出端会输出一个有效信号，该输出端通常用于多片同步计数器的的级联级联 常用中规模

45、常用中规模同步计数器同步计数器型型 号号模模 式式预预 置置清清 零零工作频率工作频率74LS162十进制十进制同同 步步同同 步步25MHz74LS160十进制十进制同同 步步异异 步步25MHz74LS168十进制可逆十进制可逆同同 步步无无40MHz74LS190十进制可逆十进制可逆异异 步步无无20MHz74ALS568十进制可逆十进制可逆同同 步步同同 步步20MHz74LS1634位二进制位二进制同同 步步同同 步步25MHz74LS1614位二进制位二进制同同 步步异异 步步25MHz74LS1934位二进制可逆位二进制可逆异异 步步异异 步步25MHz74LS1914位二进制可

46、逆位二进制可逆异异 步步无无20MHz74ALS5694位二进制可逆位二进制可逆同同 步步异异 步步20MHz74ALS8678位二进制位二进制同同 步步同同 步步115MHz74ALS8698位二进制位二进制异异 步步异异 步步115MHz 计数计数（1 1）74LS16174LS161四位同步二进制加法计数器四位同步二进制加法计数器 同步预置同步预置 异步清零异步清零 保持保持 进位输出进位输出41235671516CLK D0D1D2GNDQ3Q2Q1Vcc74161891011121413CLR3DLDENPENTQ0RCO功能：功能： 异步预置异步预置（2 2）74LS19074LS

47、190可预置四位同步可逆十进制计数器可预置四位同步可逆十进制计数器 进位输出进位输出 加、减法计数加、减法计数 保持保持功能：功能：41235671516CLKD0D1D2GNDQ3Q2Q1Vcc74190891011121413CT3DLDMAX/MINQ0RCOD/U二二五五十进制异步加法计数器十进制异步加法计数器7429074290 74290包含一个独立的包含一个独立的1 1位二进制计数器位二进制计数器和一个和一个独立的独立的异步五进制计数器异步五进制计数器。（3 3）中规模集成异步计数器）中规模集成异步计数器 1J1K1J1K1J1K1J1KCPRRCPRR0010219192SdQ

48、QQQ0123CPRRCPRR0010219192QQ QQ0123/2/5&C1C1C1C1&SdSdSdRdRdRdRd. 7429074290的功能的功能： 异步清零异步清零 异步置数（置异步置数（置9 9） 计数计数4123567891011121314GNDVcc74LS29091NC92NC010210Q3Q0Q1Q2CPCPRRRR4 4、计数器的应用、计数器的应用1MN 已有计数器为已有计数器为N进制，要构成进制，要构成M进制计数器且进制计数器且N大于大于M时，必须从时，必须从N个计数状态中选取个计数状态中选取M个状态个状态作为有效计数状态，而去掉多余的作为有效计数状态，而去掉

49、多余的NM个状态，个状态，可通过计数器的可通过计数器的清零和预置清零和预置功能实现。功能实现。（1）清零法清零法： 同步清零同步清零，要构成，要构成M进制计数器，应在进制计数器，应在M1状态状态将计数器清零。将计数器清零。 异步清零异步清零，则应在状态，则应在状态M清零，因为到达清零，因为到达M状态时，状态时，不需计数脉冲，清零立即实现，所以不需计数脉冲，清零立即实现，所以M不是有效计不是有效计数状态，它只出现瞬间。数状态，它只出现瞬间。 构成任意进制的计数器构成任意进制的计数器 例例1:1:采用采用清零法清零法利用利用74LS163四位同步计数器构成四位同步计数器构成12进制计数器。（同步清

50、零、同步预置）进制计数器。（同步清零、同步预置） 当当 Q3Q2Q1Q0=1011 时，计数器清零。时，计数器清零。DDD1DCPCLKENPENTRCOQ0Q1Q2Q3&CLRLD74LS163 01230000000100100011010001010110011111011100101110101001100011101111例例2 2、用、用7416174161构成模构成模1010加法计数器。加法计数器。（异步清零、（异步清零、同步预置）同步预置） 复位法复位法（清零清零功能）功能） 当当 Q3Q2Q1Q0=1010 时，时，计数器清零。计数器清零。CLK0Q1Q2Q3Q0D1D2D3DLDCLRRCO74161ENTENP&1例例3 3、用、用7429074290构成模构成模7 7加法计数器。加法计数器。（异步清零）（异步清零） 复位法复位法（清零清零功能）功能） 当当 Q3Q2Q1Q0=0111 时，时，计数器清零