第一章MAXPLUSII图形输入方式ppt课件

1、MAX+plusII设计流程设计流程图形或图形或HDL编辑器编辑器编译网表提取、数据库建立、逻辑综合、逻辑分割、适配延时网表提取、编程文件汇编编编 程程 器器设设 计计 输输 入入综合或综合或 编编 辑辑适适 配配 器器 件件下下 载载仿仿 真真只求本位和，不思索低位的进位。实现半加操作的电只求本位和，不思索低位的进位。实现半加操作的电路叫做半加器。路叫做半加器。C=ABA、B为两个加数为两个加数C为向高位的进位为向高位的进位S为半加和为半加和形状表形状表A B C0 0 00 1 01 0 1 1 S010 11 0BABABAS 被加数、加数以及低位的进位三者相加称为被加数、加数以及低位的

2、进位三者相加称为“全加，全加，实现全加操作的电路叫做全加器。实现全加操作的电路叫做全加器。Ci-1：来自低位的进位：来自低位的进位Ci：向高位的进位：向高位的进位半半加加器器半半加加器器AiBiCi-1CiSiSAiBi SCi-11AiBiCi-1Si00000001101110001111010010111011形状表形状表Ci01111000 第第1章章 MAX+PLUS II 图形输入方式图形输入方式1.1 根本设计步骤根本设计步骤步骤步骤1：为本项工程设计建立文件夹：为本项工程设计建立文件夹留意：留意：文件夹名不能用中文，且不可带空格。文件夹名不能用中文，且不可带空格。以以1位全加器

3、设计为例讲述位全加器设计为例讲述MAX+PLUS II 图形输入方式设计流程图形输入方式设计流程文件夹名取为文件夹名取为adder留意，文件夹名不可用中文留意，文件夹名不可用中文为设计全加器为设计全加器新建一个文件夹作任务库新建一个文件夹作任务库步骤步骤1：为本项工程设计建立文件夹：为本项工程设计建立文件夹步骤步骤2：翻开：翻开MAX+PLUS II，输入设计工程和存盘，输入设计工程和存盘进入进入MAX+plusII，建立一个新的设计文件，建立一个新的设计文件运用原理图输入方法设计运用原理图输入方法设计必需选择翻开原理图编辑器必需选择翻开原理图编辑器新建一个设计文件新建一个设计文件图形编辑器窗

4、口简介图形编辑器窗口简介元件输入对话框元件输入对话框首先在这里用鼠标右键产生此窗，并首先在这里用鼠标右键产生此窗，并选择选择“Enter Symbol输入一个元件输入一个元件也可在这里输入也可在这里输入元件名，如元件名，如2输输入与门入与门AND2，输出引脚：输出引脚：OUTPUT然后用鼠标双然后用鼠标双击这根本硬件库击这根本硬件库这是根本硬件库这是根本硬件库中的各种逻辑元件中的各种逻辑元件将所需元件全部调入原理图编辑窗口将所需元件全部调入原理图编辑窗口衔接好的原理图衔接好的原理图输出引脚输出引脚OUTPUT输入引脚输入引脚INPUT将他们衔接将他们衔接成半加器成半加器衔接好原理图并存盘衔接好

5、原理图并存盘首先点击这里首先点击这里文件名取为：文件名取为：h_adder.gdf留意：要存在本人建立的留意：要存在本人建立的文件夹中文件夹中再点击这里再点击这里留意选择存储位置留意选择存储位置步骤步骤3：将设计工程设置成工程文件：将设计工程设置成工程文件(PROJECT)将当前设计文件设置成工程文件将当前设计文件设置成工程文件首先点击这里首先点击这里然后选择此项，然后选择此项，将当前的原理图将当前的原理图设计文件设置成工程设计文件设置成工程最后留意此路最后留意此路径指向的改动径指向的改动留意：此途径指留意：此途径指向当前的工程向当前的工程步骤步骤4：选择目的器件并编译：选择目的器件并编译选择

6、最后实现本项设计的目的器件选择最后实现本项设计的目的器件首先选择这里首先选择这里首先消去这里的勾，首先消去这里的勾，以便使一切速度级别以便使一切速度级别的器件都能显示出来的器件都能显示出来如选目的器件型号为如选目的器件型号为EPM7128SLC84-15器件系列选择窗器件系列选择窗选择选择MAX7000S系列系列对工程文件进展编译、综合和适配等操作对工程文件进展编译、综合和适配等操作选择编译器选择编译器编译窗口编译窗口完成编译完成编译步骤步骤5：时序仿真：时序仿真(1) 建立波形文件建立波形文件首先选择首先选择FileNew为仿真测试新建一个文件为仿真测试新建一个文件选择波形选择波形编辑器文件

7、编辑器文件(2) 输入信号节点输入信号节点从从SNF文件中输入设计文件的信号节点文件中输入设计文件的信号节点从从SNF文件中输入设计文件中输入设计文件的信号节点文件的信号节点点击点击“LISTSNF文件中文件中的信号节点的信号节点列出并选择需求察看的信号节点列出并选择需求察看的信号节点用此键选择左窗用此键选择左窗中需求的信号中需求的信号进入右窗进入右窗最后点击最后点击“OK(2) 输入信号节点输入信号节点图图4-9 列出并选择需求察看的信号节点列出并选择需求察看的信号节点(3) 设置波形参量设置波形参量在在Options菜单中消去网格对齐菜单中消去网格对齐Snap to Grid的选择的选择(

8、消去对勾消去对勾) 消去这里的勾，以便消去这里的勾，以便方便设置输入电平方便设置输入电平(4) 设定仿真时间设定仿真时间选择选择END TIME调整仿真时间区域调整仿真时间区域选择选择60微秒微秒比较适宜比较适宜(5) 加上输入信号加上输入信号为输入信号设定必要的测试电平或数据为输入信号设定必要的测试电平或数据(6) 波形文件存盘波形文件存盘保管仿真波形文件保管仿真波形文件用此键改动仿真用此键改动仿真区域坐标到适宜位置区域坐标到适宜位置点击点击1，使拖黑，使拖黑的电平为高电平的电平为高电平文件名和图形文件名一样文件名和图形文件名一样存储途径也一样存储途径也一样(7) 运转仿真器运转仿真器选择仿

9、真器选择仿真器运转仿真器运转仿真器(8) 察看分析半加器仿真波形察看分析半加器仿真波形半加器半加器h_adder.gdf的仿真波形的仿真波形为了准确丈量半加器输入与输出波形间的延时量，可翻开时序分析器为了准确丈量半加器输入与输出波形间的延时量，可翻开时序分析器选择时序分析器选择时序分析器输入输出输入输出时间延迟时间延迟(9)翻开延时时序分析窗翻开延时时序分析窗(10) 包装元件入库包装元件入库选择菜单选择菜单“FileFile“OpenOpen，在，在“OpenOpen对对话框中选择原理图编辑文件选项话框中选择原理图编辑文件选项“Graphic Graphic Editor FilesEdit

10、or Files，然后选择，然后选择h_adder.gdfh_adder.gdf，重新翻开半加器设计文件，然后选择如图重新翻开半加器设计文件，然后选择如图中中“FileFile菜单的菜单的“Create Default SymbolCreate Default Symbol项，将当前文件变成了一个包装好的单项，将当前文件变成了一个包装好的单一元件一元件(Symbol)(Symbol)，并被放置在工程途径指，并被放置在工程途径指定的目录中以备后用。定的目录中以备后用。步骤步骤6：管脚分配：管脚分配单击此项单击此项单击后出现以下图单击后出现以下图步骤步骤6：管脚分配：管脚分配步骤步骤6：管脚分配：

11、管脚分配选择此项选择此项单击单击Layout选项，选择选项，选择Device View选项可察看选项可察看MAX+PLUS II的默许管脚分配情况的默许管脚分配情况步骤步骤6：管脚分配：管脚分配选择此项选择此项选择后，即可进入手动分配引脚形状选择后，即可进入手动分配引脚形状步骤步骤6：管脚分配：管脚分配利用鼠标左键选定引脚利用鼠标左键选定引脚鼠标左键选定要分配的管脚，拖动鼠标到要放置的位置，松开鼠标左键，即可鼠标左键选定要分配的管脚，拖动鼠标到要放置的位置，松开鼠标左键，即可完成一个引脚的手动分配，依次放置一切引脚，即可完成引脚的手动分配。完成一个引脚的手动分配，依次放置一切引脚，即可完成引脚

12、的手动分配。再编译一次，再编译一次，将引脚信息编译进去将引脚信息编译进去选择编程器，选择编程器，预备将设计预备将设计好的半加器好的半加器文件下载到目文件下载到目器件中去器件中去编程窗口编程窗口步骤步骤7：编程下载：编程下载(1) 下载方式设定。下载方式设定。设置编程下载方式设置编程下载方式 在编程窗翻开在编程窗翻开的情况下选择的情况下选择下载方式设置下载方式设置选择此项下选择此项下载方式载方式步骤步骤7：编程下载：编程下载(1) 下载方式设定。下载方式设定。图图4-18 设置编程下载方式设置编程下载方式 (2) 下载下载向向CPLD/FPGA器件中下载配置文件器件中下载配置文件下载配置下载配置

13、胜利胜利步骤步骤8：设计顶层文件：设计顶层文件(1) 仿照前面的仿照前面的“步骤步骤2，翻开一个新的原理图编辑窗口，翻开一个新的原理图编辑窗口在顶层编辑窗中调出已设计好的半加器元件在顶层编辑窗中调出已设计好的半加器元件(2) 完成全加器原理图设计，并以文件名完成全加器原理图设计，并以文件名f_adder.gdf存在同一目录中。存在同一目录中。(3) 将当前文件设置成将当前文件设置成Project，并选择目的器件为，并选择目的器件为EPM7128SLC84-15。(4) 编译此顶层文件编译此顶层文件f_adder.gdf，然后建立波形仿真文件。，然后建立波形仿真文件。在顶层编辑窗中设计好全加器在顶层编辑窗中设计好全加器(5) 对应对应f_adder.gdf的波形仿真文件，参考图中输入信