东北大学13级计算机组成原理本科期末试题A带答案(第二版)

1、东北大学考试试卷（A卷）20152016学年第一学期课程名称：计算机组成原理（共5页，卷面满分70分）总分二三四五六七八得分、（20分）填空题（每个空1分，直接填在每小题下面）1.计算机系统中，下列部件都能够存储信息:主存CPU内的通用寄存器Cache7.直接内存访问（DMA，方式中，DMA控制器从CPU完全接管对A的控制，数据交换不经过CPU，而直接在内存和B之间进行。A：总线B：I/O设备（输入输出设备）磁带磁盘。按照存取速度排列，由快到慢依次为A，其中，内存包括B，属于外存的是C。A：B：C：得分2.移码表示法主要用于表示浮点数的A，以利于比较两个指数的大小和B操作。A：阶码B：对阶3.

2、操作数的地址，为某一寄存器内容与位移量之和，可以是A、B或变址寻址方式。A、B（无顺序之分）：相对、基址4.5.6.为了解决多个A同时竞争总线B，必须具有C部件。A：（主）设备B：控制权C：（总线）仲裁某机字长32位，其中1位为符号位，若用定点整数补码表示，则最大正数是，最小负数是B;若用定点小数补码表示，则最大正数是C，最小负数是A：231-1B：-231C：1-2-31D：-1某微机的指令格式如下所示:OP（6位）X（2位）D（8位）其中，0P为指令操作码，D表示位移量，X为寻址特征位（X=00为直接寻址;X=01为用变址寄存器X1进行变址寻址；X=10为用变址寄存器X2进行变址寻址;X=

3、11为相对寻址）。设（PC）=1234H,（X1）=0037H,（X2）=110AH（H代表十六进制数），请确定下列指令中操作数的有效地址。4420HA2244HB13DFHC3525HDA：20HB：114EHC：1313HD：005CH二、（4分）已知x=（0.1011）2，y=（-0.0101）2，用变形补码计算x+y=?，x-y=?（要求写出运算过程）解答：首先求出x和y的补码表示，然后按照补码加减法运算规则进行运算。x=00.1011，y=11.1011，-y=00.0101（2分）补补补x+y=x+y=00.1011+11.1011=00.0110补补补x+y=0.0110（1分）

4、x-y=x+-y=00.1011+00.0101=01.0000补补补x-y产生溢出（1分）-5-得分得分三、（5分）已知某机采用微程序控制方式，控制存储器中共有60条微指令，18种微操作控制命令，其中包含3个互斥类，每一类各包含7个、4个和3个微命令，控制微程序转移的条件共有6个，微指令采用水平型格式，微操作控制字段采用混合表示法，后继微地址采用断定方式，微程序可在全部微指令中实现转移。请设计微指令格式并简述设计理由（写明共包含几个字段及各字段的位数）。解答：微指令格式中共包含三个字段：微操作控制（微命令）字段、测试判别字段（P字段）、下址字段。（1分）由于微操作控制命令中包含3个互斥类，所

5、以微操作控制字段中有三个字段采用译码法表示微命令，根据每一类各包含7个、4个和3个微命令，这三个字段的长度分别是3位、3位和2位。剩下的18-7-4-3=4种微命令采用直接表示法。故微操作控制字段的长度为3+3+2+4=12位。（2分）转移条件共有6个，若采用译码法，则P字段的长度为3位，若采用不译码法，则为6位。（1分）由于微程序可在全部微指令中实现转移，即可以寻址的范围至少为60，所以下址字段至少为6位。（1分）综上，微指令格式如下：字段1（3位）字段2（3位）字段3（2位）测试判别字段（P字段）下址字段一人一一人一微操作控制（微命令）字段3位或6位6位12位四、（6分）设主存容量为1MB

6、，Cache数据区容量为16KB，每块有16个字，每字32位，采用4路组相联映射，按字节编址。问：（1）主存地址应如何划分（分几个字段，各字段的名称和位数）？（2）为了正确访问，Cache的每个块设了一个“valid”（有效）位；而为了采用写回策略，Cache的每个块还要设一个“dirty”（脏）位。问：该Cache的总容量是多少KB？解答：（1）由主存容量1MB可知，按字节编址的主存地址总长度是20位，主存地址字段包括区号、组内块号、组号、块内字地址、字节地址。（区号与组内块号也可合称为标记Tag字段）根据Cache数据区容量可知，主存共划分为1M/16K=64区，故区号为6位；采用4路组相

7、联映射，所以组内块号为2位；每块16字，所以块内字地址为4位；每字32位，所以字节地址为2位；因此，组号为20-6-2-4-2=6位。具体格式如下：区号（6位）组内块号（2位）组号（6位）块内字地址（4位）字节地址（2位）-或Tag（标记）（8位）组号（6位）块内字地址（4位）字节地址（2位）（4分）（2）每个Cache块附加有标记（Tag）位8位，有效位1位，“脏”位1位，共10位，Cache共有16KB/16*4B=256块，故Cache的总容量为：（10+16*32）*256=133632bit=16704B=16.3125KB（2分）写出3个字段1分，微操作控制字段长度2分，其余字段长

8、度1分。得分O密O封O线五、（10分）有一个4KX16位的存储器，由1KX4位的DRAM芯片构成（芯片是64X64结构）。问：（1）共需要多少片DRAM芯片？（2）请画出该存储器的组成框图。（译码器自定）（3）采用异步刷新方式，若单元刷新间隔不超过2ms，则刷新信号周期是多少？解答：（1）芯片总数为4KX16位/1KX4位=16片。（2分）（2）由于存储单元数为4K，故地址长度为12位（设A11A0）。芯片单元数为1K则占用地址长度为10位（A9A0）。每一组16位（4片），共4组，组与组间译码采用2：4译码。（注：芯片地址引脚复用，片选用RAS*、CAS*替代）图如下。（6分）A-O:105

9、A(A:2：4译码器AD15O-t1t21RAS3*0t2=tl+AtAA401Kx4WR1#RAS*CAS*DD-r301CAS3*RASoAA40RAS3*AA401Kx4WR4#RAS*CAS*D|01Kx4WR13#RAS*13#CAS*DD_r-1AA401Kx4WR16#RAS*16#CAS*D-T01CAS,*D0（3）采用异步刷方式，在2ms时间内分散地把芯片64行刷新一遍，故刷新信号的时间间隔为2ms/64=31.25us，即可取刷新信号周期为30ys。（2分）得分密(1)指出下列各寄存器的位数:寄存器程序计数器PC指令寄存器IR累加器AC。和AC；通用寄存器-%位数1418

10、1616寄存器指令存储器地址寄存器指令存储器数据寄存器数据存储器地址寄存器数据存储器数据寄存器IARIDRDARDDR位数14181616(2)设机器指令格式为IM|IAR指令存储器A|IDRBUS!六、(11分)如图所示的处理器逻辑框图中，有两条独立的总线和两个独立的存储器。已知指令存储器IM的最大容量为16384字(字长18位)，数据存储器DM的最大容量为65536字(字长16位)。各寄存器均有“打入”(Rin)和“送出”(R。)控制命令，存储器有读、写控制命令，ALU有加、减控制命令，PC寄存器有“自增”(PC*)控制命令。(控制命令图中均未标出)PR.X加法指

11、令可写为“ADDX(Rj)”，其功能是(AC°)+(Ri)+X)fAC】，其中(R.)+X为数据存储器DM的有效地址。现取比为R。画出ADD指令的指令周期流程图，写明“数据通路”和相应的微操作控制信号。BUS2第六题图处理器逻辑框图解答：(2)执行指令PCIARIMIDRIDRIRRi+IR(X)AC】AGDARDMDDRAC°+DDRACx(1) 每个答案0.5分，共4分(2) 流程图共7分PC,IARPCoutin?+1读IM,IDRinIDR,IRoutinR,X，+,ACloutoutlinAC,DARloutin读DM,DDRinAC(BUS),DDR(BUS),

12、+,ACOout'l7out'Vlin-4-得分七、（6分）一盘组共11片，记录面为20面，每面上外道直径为14英寸，内道直径为10英寸，分203道。数据传输率为983040字节/秒，磁盘组转速为3600转/分。假定每个扇区记录1024字节，且系统可挂多达16台这样的磁盘机，请设计适当的磁盘地址格式，并计算该系统磁盘的总存储容量。解答：设数据传输率为C,每一磁道的容量为N,磁盘转速为r,则根据公式C=N，可求得:N=C/r=983040/（3600/60）=16384（字节）扇区数=16384/1024=16（2分）故表示磁盘地址格式的所有参数为：台数16，记录面20，磁道数203道，扇区数16，由此可得磁盘地址格式为：20171698430台号柱面（磁道）号盘面（磁头）号扇区号（2分）磁盘总存储容量为：16X20X203X16384=1064304640（字节）（2分）得分八、（8分）某机有五级中断源L0、L1、L2、L3、L4,按中断响应的优先次序由高向低排序为L0fLlfL2fL3L4，现要将中断处理次序改为L1-L4-L2-L0-L3，（1）请为这5级中断服务程序编写能实现该处理次序的中断屏蔽