《组合逻辑电路》ppt课件

1、第第 3 章章 组合逻辑电路组合逻辑电路 单项选择题单项选择题 填空题填空题1 11、组合逻辑电路、组合逻辑电路 在构造上在构造上 ( ) 。 由门构成且无反响由门构成且无反响 A 由门构成可以有反响由门构成可以有反响 B 含有记忆元件含有记忆元件 C 以上均正确以上均正确 D分分 析析 提提 示示 根据组合逻辑电路任一时辰的输出信号，仅取决于该时辰的根据组合逻辑电路任一时辰的输出信号，仅取决于该时辰的输入信号，而与输入信号作用前电路所处的形状无关的功能特点，输入信号，而与输入信号作用前电路所处的形状无关的功能特点，在构造上仅由门构成且没有反响。在构造上仅由门构成且没有反响。 2 22、以下对

2、组合逻辑电路特点的表达中，错误的选项是、以下对组合逻辑电路特点的表达中，错误的选项是 ( ) 。 A电路中不存在输出端到输入端的反响通路电路中不存在输出端到输入端的反响通路 B 电路主要由各种门组合而成，还包含存储信息的记忆元件电路主要由各种门组合而成，还包含存储信息的记忆元件 C 电路的输入形状确定后，输出形状便独一地确定下来电路的输入形状确定后，输出形状便独一地确定下来 D 电路的输出形状不影响输入形状，电路的历史形状不影响输出形状电路的输出形状不影响输入形状，电路的历史形状不影响输出形状 分分 析析 提提 示示 组合逻辑电路在构造上，仅由门构成，没有反响，没有存储组合逻辑电路在构造上，仅

3、由门构成，没有反响，没有存储元件。元件。 因此在逻辑功能上，当时的输入信号决议着当时的输出信号。因此在逻辑功能上，当时的输入信号决议着当时的输出信号。 3 33、以下器件中，实现逻辑加法运算的是、以下器件中，实现逻辑加法运算的是 ( ) 。 半加器半加器A 全加器全加器 B 加法器加法器 C 或门或门 D分分 析析 提提 示示 半加器、全加器、加法器等电路，是实现算术加法运算而不半加器、全加器、加法器等电路，是实现算术加法运算而不是实现逻辑加法运算。是实现逻辑加法运算。 或门电路不是实现逻辑加法运算。或门电路不是实现逻辑加法运算。 4 44、可以有多个输入信号同时有效的编码器是、可以有多个输入

4、信号同时有效的编码器是 ( ) 。 二进制编码器二进制编码器 A 二二 十进制编码器十进制编码器 B 优先编码器优先编码器 C 8421BCD码编码器码编码器 D分分 析析 提提 示示 二进制编码器、二二进制编码器、二 十进制编码器十进制编码器 8421BCD码编码器是二码编码器是二 十进制编码器的一种，其输入量有约束，任一时辰只允许一十进制编码器的一种，其输入量有约束，任一时辰只允许一个输入信号有效，只对有效的一个输入信号进展编码。即限制输个输入信号有效，只对有效的一个输入信号进展编码。即限制输入方式保证任一时辰只对一个输入信号进展编码。入方式保证任一时辰只对一个输入信号进展编码。 优先编码

5、器，输入量无约束，允许同一时辰有多个输入信号优先编码器，输入量无约束，允许同一时辰有多个输入信号有效，但只对其中一个优先级别高的输入信号进展编码。即电路有效，但只对其中一个优先级别高的输入信号进展编码。即电路能选择一个输入信号进展编码。能选择一个输入信号进展编码。5 55、3线线 8线译码器线译码器74LS，当控制端使其处于不译码形状时，当控制端使其处于不译码形状时，各输出端的形状为各输出端的形状为 ( ) 。 全为全为0形状形状 A 全为全为1形状形状 B 为为0为为1形状都有形状都有 C 以上均不对以上均不对D分分 析析 提提 示示 74LS是是 0 输出有效的输出有效的 3线线 8线译码

6、器，处于不译码形状时各线译码器，处于不译码形状时各输出端应无输出，即为全为输出端应无输出，即为全为1形状形状 。6 66、以下不是、以下不是3线线 8线译码器线译码器74LS 输出端形状的是输出端形状的是 ( ) 。 01011100 A 10111111 B 11111111 C 11111110 D分分 析析 提提 示示 译码任务时，译码任务时，74LS是是 0 输出有效的输出有效的 3线线 8线译码器，每输线译码器，每输入一组代码，入一组代码，8个输出端只需个输出端只需1个输出端为个输出端为0，其他输出端为，其他输出端为1； 处于不译码形状时各输出端全为处于不译码形状时各输出端全为1 。

7、7 77、n 位代码输入的二进制译码器，每输入一组代码时，有输出信号位代码输入的二进制译码器，每输入一组代码时，有输出信号的输出端个数为的输出端个数为 ( ) 。 1 个个 A 2 个个 B n 个个 C 2n 个个 D分分 析析 提提 示示 二进制译码器任务时，将所输入的一组代码翻译成独一的一二进制译码器任务时，将所输入的一组代码翻译成独一的一个十进制数。因此，每输入一组代码仅个十进制数。因此，每输入一组代码仅1个输出端有输出信号。个输出端有输出信号。8 88、 0 输出有效的输出有效的 3线线 8线译码器线译码器74LS ，假设使输出，假设使输出 Y3 = 0 ， 那么输入量那么输入量 A

8、2 A1 A0 应为应为 ( ) 。 000 000 A 110 B 011 C 100 D分分 析析 提提 示示 74LS译码器，译码器， 处于译码任务形状时，每个输出是以输入处于译码任务形状时，每个输出是以输入 iimY A2、A1 、A0为变量构成的最小项再取反，即为变量构成的最小项再取反，即 。假设使假设使 ， 001233AAAmY1012AAA那么要求那么要求 ， 即要求输入量即要求输入量 A2A1 A0 的取值为的取值为 011。 9 99、4位二进制译码器位二进制译码器 ，其输出端个数为，其输出端个数为 ( ) 。 4 个个 A 16 个个 B 8 个个 C 10 个个D分分

9、析析 提提 示示 二进制译码器，任务时将输入变量的全部取值组合都翻译成二进制译码器，任务时将输入变量的全部取值组合都翻译成十进制数。十进制数。 4位二进制译码器，有位二进制译码器，有4个输入变量，应译成个输入变量，应译成 24 = 16 个十进个十进制数，即有制数，即有16个输出端。个输出端。101010、集成、集成4位二进制数据比较器为最低位芯片时位二进制数据比较器为最低位芯片时 ，级联输入端扩展，级联输入端扩展端的接法是端的接法是 ( ) 。(ab)=0, (a=b)=0, (ab)=1, (a=b)=0, (ab)=0, (a=b)=1, (ab)=, (a=b)=, (ab)=0, (

10、a=b)=1, (ab)=0、(a=b)=1、 (ab)=0、(a=b)=1、 (aB 时输出时输出 Y =1，那么输出，那么输出 Y 的表达式为的表达式为 Y = 。 参参 考考 答答 案案A B 分分 析析 提提 示示 A B Y0 0 00 1 01 0 11 1 0真真 值值 表表BAY 列出真值表：列出真值表：由真值表写出逻辑表达式：由真值表写出逻辑表达式：3838A &=11F B C 8、 如下图的组合逻辑电路，输出逻辑表达式如下图的组合逻辑电路，输出逻辑表达式 Y = 。 参参 考考 答答 案案AB + C 分分 析析 提提 示示 由门的运算关系，由输入端到输出端逐级写出逻辑表

11、达式再由门的运算关系，由输入端到输出端逐级写出逻辑表达式再化简：化简： CABCABF)0(3939A3 A2 A1 A0 B3 B2 B1 B0 74LS283D C B A S3 S2 S1 S0 CO CI W X Y Z + 5V 9、 由由4位加法器位加法器74LS283构成构成的组合逻辑电路如下图，逻的组合逻辑电路如下图，逻辑功能是辑功能是 。 参参 考考 答答 案案 将余将余3码转换成码转换成8421BCD码码分分 析析 提提 示示 4 4位加法器位加法器 74LS283 74LS283 的进位输入的进位输入 CI = 0, CI = 0, 被加数输入被加数输入B3 B2 B1

12、B3 B2 B1 B0 = 1101,B0 = 1101,输出关系式：输出关系式： WXYZ = DCBA + 1101 WXYZ = DCBA + 1101 是余是余3 3码转换成码转换成8421BCD8421BCD码的关系式。码的关系式。404010、 如下图的组合逻辑电路，如下图的组合逻辑电路，其输出逻辑表达式其输出逻辑表达式 F(A,B,C) =m ( ) 。 参参 考考 答答 案案 3，5，6，7Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A2 A1 A0 S1 S2 S3 74LSA B C 1 & F分分 析析 提提 示示 )7 , 6 , 5 , 3(mmmmmmmmm76

13、5376537653YYYYF由逻辑图写出输出逻辑表达式：由逻辑图写出输出逻辑表达式： 414111、 如下图的组合逻辑电路，如下图的组合逻辑电路，当输入当输入 ABC = XYZ 时，时， 输出输出F = ，当输入，当输入 ABC XYZ 时，输出时，输出 F = ，该电路的逻辑功能是该电路的逻辑功能是 。A2 A1 A074LSY0Y1Y2Y3Y4Y5Y6Y7 A2 A1 A0D0D1D2D3D4D5D6D7Y F81 MUXA B C X Y Z 参参 考考 答答 案案 0 1 对对2个三位二进制数进展同比较个三位二进制数进展同比较分分 析析 提提 示示 由于译码器由于译码器0输出有效，

14、所以当输出有效，所以当 时，时， 、 000ABC00Y17Y1Y ，假设，假设 也等于也等于 ，那么，那么 ，否那么，否那么 XYZ000000YDF1F。 由此推出：由此推出： 时，输出时，输出 ； XYZABC XYZABC 0F时，输出时，输出 。 1F424212、如下图的组合逻辑电、如下图的组合逻辑电路，路， 其输出逻辑表达式为其输出逻辑表达式为F= 。A1 A0D0 D1 D2 D3 Y F A B41 MUX S &=1&C D C D 参参 考考 答答 案案ABCD + ABCD + ABCD 分分 析析 提提 示示 由逻辑电路的输入端到输出端逐级写出逻辑表达式由逻辑电路的输入端到输出端逐级写出逻辑表达式 ： 32100ABDDBABDADBAYYFDCABCDBABCDABA0DCABCDBABCDA434313、实践的组合逻辑电路中，信号经过不同的途径到达某点时会产、实践的组合逻辑电路中，信号经过不同的途径到达某点时会产生时差，这种时差景象称为生时差，这种时差景象称为 ，由此能够产生的错误输，由此能够产生的错误输出称为组合逻辑电路的出称为组合逻辑电路的 。 参参 考考 答答