CMOS集成电路工艺与图实用实用教案

1、硅片氧化硅光刻胶扩散(kusn)区第1页/共61页第一页，共62页。定义(dngy)版图 什么是版图？ 集成电路制造工艺中，通过光刻和刻蚀将掩膜版上的图形转移到硅片上。这种制造集成电路时使用的掩膜版上的几何图形定义为集成电路的版图。 版图要求与对应电路严格(yng)匹配，具有完全相同的器件、端口、连线第2页/共61页第二页，共62页。栅极负责(fz)施加控制电压源极、漏极负责(fz)电流的流进流出导电(dodin)沟道一、单个MOS管的版图实现第3页/共61页第三页，共62页。有源区栅导电(dodin)沟道 有源区注入杂质形成晶体管， 栅与有源区重叠的区域确定器件尺寸，称为导电(dodin)沟

2、道1、图形(txng)关系第4页/共61页第四页，共62页。 只要源极、漏极以及导电(dodin)沟道所覆盖的区域称为有源区。 芯片中有源区以外的区域定义为场区。第5页/共61页第五页，共62页。 MOS管中电流由源极流向漏极。沟道(u do)中电流流过的距离为沟道(u do)长度；截面尺寸为沟道(u do)宽度。电流(dinli)方向沟道(u do)长度L沟道宽度W2、器件尺寸设计第6页/共61页第六页，共62页。 设计中，常以宽度和长度值的比例式即宽长比（W/L）表示器件尺寸。 例：假设(jish)一MOS管，尺寸参数为20/5。则在版图上应如何标注其尺寸。20/5第7页/共61页第七页，

3、共62页。3、图形(txng)绘制第8页/共61页第八页，共62页。英特尔65纳米(n m)双核处理器的扫描电镜(SEM)截面图 第9页/共61页第九页，共62页。版图图层名称版图图层名称含义含义NwellN阱阱Active有源扩散区有源扩散区PselectP型注入掩膜型注入掩膜NselectN型注入掩膜型注入掩膜Poly多晶硅多晶硅cc引线孔引线孔Metal1第一层金属第一层金属Metal2第二层金属第二层金属Via通孔通孔常用(chn yn)图层第10页/共61页第十页，共62页。注意(zh y)： 不同软件对图层名称定义不同； 严格区分(qfn)图层作用。版图图层名称版图图层名称含义含义

4、cc（或（或cont）引线孔（引线孔（连接金属与多晶硅连接金属与多晶硅或有源区或有源区）Via通孔（通孔（连接第一和第二层金连接第一和第二层金属属）第11页/共61页第十一页，共62页。MOS器件(qjin)版图图层PMOS N阱NWELL P型注入掩模PSELECT 有源扩散(kusn)区ACTIVE 多晶硅栅POLY 引线孔CC 金属一METAL1 通孔一VIA 金属二METAL2第12页/共61页第十二页，共62页。MOS器件(qjin)版图图层NMOS N型注入掩模NSELECT 有源扩散(kusn)区ACTIVE 多晶硅栅POLY 引线孔CC 金属一METAL1 通孔一VIA 金属二

5、METAL2第13页/共61页第十三页，共62页。结构图 立体(lt)结构和俯视图 第14页/共61页第十四页，共62页。有源区（ACTIVE）引线(ynxin)孔（CC）金属(jnsh)一（METAL1）多晶硅栅（POLY）N型注入(zh r)掩模（NSELECT）第15页/共61页第十五页，共62页。版图设计中不需要绘制(huzh)基片衬底材料以及氧化层第16页/共61页第十六页，共62页。4、版图设计(shj)规则 版图设计规则一般都包含以下四种规则： (1) 最小宽度 例如，金属、多晶、有源区或阱都必须(bx)保持最小宽度。第17页/共61页第十七页，共62页。 (2)最小间距 例如(

6、lr)，金属、多晶、有源区或阱都必须保持最小间距。第18页/共61页第十八页，共62页。 (3)最小包围 例如，N阱、N+离子注入和P+离子注入包围有源区应该(ynggi)有足够的余量;多晶硅、有源区和金属对接触孔四周要保持一定的覆盖。第19页/共61页第十九页，共62页。 (4)最小延伸 例如(lr)，多晶栅极须延伸到有源区外一定长度。在符合设计(shj)规则的前提下，争取最小的版图面积第20页/共61页第二十页，共62页。5、阱与衬底连接(linji) 通常将PMOS管的衬底接高电位（正压）；NMOS管的衬底接低电位（负压(f y)），以保证电路正常工作第21页/共61页第二十一页，共62

7、页。 衬底材料导电性较差，为了保证接触的效果(xiogu)，需要在接触区域制作一个同有源区类似的掺杂区域降低接触电阻，形成接触区。 衬底半导体材料要与电极接触，同样需要引线孔（CC）；第22页/共61页第二十二页，共62页。 P管衬底为N阱（N型材料(cilio)），接电源；衬底连接版图由NSELETC、ACTIVE、CC、METAL1组成第23页/共61页第二十三页，共62页。 N管衬底为基片（P型材料），接地；衬底连接(linji)版图由PSELETC、ACTIVE、CC、METAL1组成第24页/共61页第二十四页，共62页。 完整的MOS管版版图必须包含两个部分：a）由源、栅和漏组成的

8、器件(qjin)；b）衬底连接。源区、沟道区和漏区合称为MOS管的有源区(Active），有源区之外的区域定义为场区（Fox)。有源区和场区之和就是整个芯片表面即基片衬底（SUB）。第25页/共61页第二十五页，共62页。衬底连接(linji)布局 尽可能多的设置(shzh)衬底连接区第26页/共61页第二十六页，共62页。第27页/共61页第二十七页，共62页。6、大尺寸(ch cun)器件的设计 单个MOS管的尺寸沟道(u do)宽度一般小于20微米，且宽长比W/L1 MOS管宽长比（W/L）比值大于10：1的器件可称为大尺寸器件。在版图上需要做特殊处理。第28页/共61页第二十八页，共6

9、2页。大尺寸器件普遍应用于：缓冲器（buffer）、运放(yn fn)对管、系统输出级。第29页/共61页第二十九页，共62页。buffer对管第30页/共61页第三十页，共62页。缓冲器中的一级反相器第31页/共61页第三十一页，共62页。运放(yn fn)对管第32页/共61页第三十二页，共62页。大尺寸器件存在的问题： 寄生电容； 栅极(shn j)串联电阻 大面积的栅极与衬底之间有氧化(ynghu)层隔绝，形成平板电容第33页/共61页第三十三页，共62页。 细长的栅极存在串联电阻(dinz)，导致栅极两端电压不同栅电压(diny)降低第34页/共61页第三十四页，共62页。MOS管寄

10、生电容值MOS管栅极(shn j)串联电阻值第35页/共61页第三十五页，共62页。GSD第36页/共61页第三十六页，共62页。 设计方法(fngf) （1）分段 大尺寸MOS管分段成若干小尺寸MOS管。(b) 截成4段（W/L=50/1） (a) MOS管的W/L=200/1第37页/共61页第三十七页，共62页。（2）源漏共用(n yn) 合并源/漏区，将4个小MOS管并联(a)形成(xngchng)S-G-D、S-G-D排列第38页/共61页第三十八页，共62页。(b)左起第二个和第四个MOS管的、和漏互换第39页/共61页第三十九页，共62页。(c)将相邻(xin ln)S、D重叠第

11、40页/共61页第四十页，共62页。 并联后MOS管宽长比与原大尺寸管宽长比相同； 并联小MOS管个数为N，并联管的宽长比等于原大尺寸管宽长比的1/N； 栅极串联(chunlin)电阻为原大尺寸管寄生电容的1/N第41页/共61页第四十一页，共62页。 源漏共用只能(zh nn)在两个同类型MOS管中连接相同节点的端口之间实现； 源漏共用可以在两个有相同节点的同类型MOS管（如与非门的两个P管）之间实现注意(zh y)！第42页/共61页第四十二页，共62页。7、器件(qjin)连接 实现源漏共用之后，需要将相应的端口连接才能形成完整的MOS管。 将源极、漏极分别用梳状金属线连接，栅极用多晶硅

12、作为引线连接。 注意： 过长的多晶硅引线将导致较大的线电阻； 为了减小接触(jich)电阻，应尽量多做引线孔第43页/共61页第四十三页，共62页。GSD并联后连接(linji)源和漏的金属线形成“叉指”结构。第44页/共61页第四十四页，共62页。为节省(jishng)面积，可以适当考虑减少引线孔，使金属线跨越器件；并尽量将器件设置成矩形第45页/共61页第四十五页，共62页。8、MOS管阵列的版图实现(shxin) (1) MOS管的串联。 N1的源、漏区为X和Y，N0的源、漏区为Y和Z。利用源漏共用，得到两个MOS管串联连接的版图。 电路图 N1和N0串联(chunlin)版图 N1、

13、N0版图(bnt)第46页/共61页第四十六页，共62页。 任意(rny)个MOS管串联。例如3个MOS管串联的版图。 电路图 版图(bnt) 第47页/共61页第四十七页，共62页。（2）MOS管并联(bnglin)(并联(bnglin)是指它们的源和源连接，漏和漏连接，各自的栅还是独立的。)电路图 版图(bnt) 栅极水平(shupng)放置第48页/共61页第四十八页，共62页。栅极竖直(sh zh)方向排列电路图 版图(bnt) 第49页/共61页第四十九页，共62页。 三个或三个以上MOS管并联。类似大尺寸(ch cun)MOS管的拆分连接源和漏的并联都用金属(jnsh)连接（叉指型

14、） 第50页/共61页第五十页，共62页。（3）MOS管的复联 复联是同时存在MOS管串联(chunlin)和并联的情况。 第51页/共61页第五十一页，共62页。 棒状图设计 ： 为了方便地从电路中得到最有效(yuxio)的源漏共用版图，可以使用“棒状图设计”，在绘制版图之前先制作结构草图。 可以很好的解决器件布局问题二、集成电路版图(bnt)设计方法第52页/共61页第五十二页，共62页。 “混合棒状图”法： 矩形代表有源区(宽度不限)； 实线代表金属； 虚线(xxin)代表多晶硅； “”代表引线孔。其它层次不画, 通常靠近电源vdd的是P管，靠近地线gnd的是N管。第53页/共61页第五十三页，共62页。反相器棒状图第54页/共61页第五十四页，共62页。电路图-棒状图-版图(bnt)第55页/共61页第五十五页，共62页。ab第56页/共61页第五十六页，共62页。第57页/共61页第五十七页，共62页。第58页/共61页第五十八页，共62页。第59页/共61页第五十九页，共62页。练习(linx) 三输入(shr)与非门、或非门棒状图第60页/共61页第六十页，共62页。感谢您的欣赏(xnshng)！第61页/共61页第