stm32英文翻译

1、本科毕业设计（论文）外文翻译译文学生姓名： 白永飞 院（系）： 电子工程学院 专业班级： 电信1102 指导教师： 许水法 完成日期： 2015年 3 月 21 日 STM32参考手册STM32 Reference Manual作者：STMicroelectronics起止页码： 138至152和170至180出版日期（期刊号）：2010年出版单位：STMicroelectronics外文翻译译文：STM32参考手册8 通用(GPIO)8.1 GPIO功能描述每个GPI/O端口有两个32位配置寄存器(GPIOx_CRL，GPIOx_CRH)，两个32位数据寄存器(GPIOx_IDR和GPIOx

2、_ODR)，一个32位置位/复位寄存器(GPIOx_BSRR)，一个16位复位寄存器(GPIOx_BRR)和一个32位锁定寄存器(GPIOx_LCKR)。根据数据手册中列出的每个I/O端口的特定硬件特征， GPIO端口的每个位可以由软件分别配置成多种模式。 输入浮空 输入上拉 输入下拉 模拟输入 开漏输出 推挽式输出 推挽式复用功能 开漏复用功能每个I/O端口位可以自由编程，然而I/0端口寄存器必须按32位字被访问(不允许半字或字节访问)。GPIOx_BSRR和GPIOx_BRR寄存器允许对任何GPIO寄存器的读/更改的独立访问；这样，在读和更改访问之间产生IRQ时不会发生危险。下图给出了一个

3、I/O端口位的基本结构。表17 端口位配置表表18 输出模式位8.1.1通用I/O(GPIO)复位期间和刚复位后，复用功能未开启，I/O端口被配置成浮空输入模式(CNFx1:0=01b，MODEx1:0=00b)。复位后，JTAG引脚被置于输入上拉或下拉模式： PA15：JTDI置于上拉模式 PA14：JTCK置于下拉模式 PA13：JTMS置于上拉模式 PB4： JNTRST置于上拉模式当作为输出配置时，写到输出数据寄存器上的值(GPIOx_ODR)输出到相应的I/O引脚。可以以推挽模式或开漏模式(当输出0时，只有N-MOS被打开)使用输出驱动器。输入数据寄存器(GPIOx_IDR)在每个A

4、PB2时钟周期捕捉I/O引脚上的数据。所有GPIO引脚有一个内部弱上拉和弱下拉，当配置为输入时，它们可以被激活也可以被断开。8.1.2 单独的位设置或位清除当对GPIOx_ODR的个别位编程时，软件不需要禁止中断：在单次APB2写操作里，可以只更改一个或多个位。这是通过对“置位/复位寄存器”(GPIOx_BSRR，复位是 GPIOx_BRR)中想要更改的位写1来实现的。没被选择的位将不被更改。8.1.3 外部中断/唤醒线所有端口都有外部中断能力。为了使用外部中断线，端口必须配置成输入模式。更多的关于外部中断的信息，参考： 第9.2 节：外部中断/事件控制器(EXTI)； 第9.2.3节：唤醒事

5、件管理。8.1.7 输入配置当I/O端口配置为输入时： 输出缓冲器被禁止 施密特触发输入被激活 根据输入配置(上拉，下拉或浮动)的不同，弱上拉和下拉电阻被连接 出现在I/O脚上的数据在每个APB2时钟被采样到输入数据寄存器 对输入数据寄存器的读访问可得到I/O状态下图给出了I/O端口位的输入配置, 输入浮空/上拉/下拉配置(1) VDD_FT 对5伏容忍I/O脚是特殊的，它与VDD不同8.1.8 输出配置当I/O端口被配置为输出时： 输出缓冲器被激活 开漏模式：输出寄存器上的0激活N-MOS，而输出寄存器上的1将端口置于高阻状态(P-MOS从不被激活)。 推挽模式：输出寄存器上的0激活N-MO

6、S，而输出寄存器上的1将激活P-MOS。 施密特触发输入被激活 弱上拉和下拉电阻被禁止 出现在I/O脚上的数据在每个APB2时钟被采样到输入数据寄存器 在开漏模式时，对输入数据寄存器的读访问可得到I/O状态 在推挽式模式时，对输出数据寄存器的读访问得到最后一次写的值。下图给出了I/O端口位的输出配置。1) VDD_FT 对5伏兼容I/O脚是特殊的，它与VDD同8.2 GPIO寄存器描述8.2.1 端口配置低寄存器(GPIOx_CRL) (x=A.E)偏移地址：0x00 复位值：0x4444 4444位31:30 27:26 23:22 19:18 15:14 11:10 7:6 3:2CNFy

7、1:0：端口x配置位(y = 07) (Port x configuration bits)软件通过这些位配置相应的I/O端口，请参考表17端口位配置表。在输入模式(MODE1:0=00)：00：模拟输入模式01：浮空输入模式(复位后的状态) 10：上拉/下拉输入模式 11：保留在输出模式(MODE1:000)： 00：通用推挽输出模式01：通用开漏输出模式10：复用功能推挽输出模式11：复用功能开漏输出模式位29:28 25:24 21:20 17:16 13:12 9:8,5:4 1:0MODEy1:0：端口x的模式位(y = 07) (Port x mode bits)软件通过这些位配置

8、相应的I/O端口，请参考表17端口位配置表。00：输入模式(复位后的状态) 01：输出模式，最大速度10MHz 10：输出模式，最大速度2MHz 11：输出模式，最大速度50MHz 8.2.2 端口配置高寄存器(GPIOx_CRH) (x=A.E)偏移地址：0x04复位值：0x4444 4444位31:30 27:26 23:22 19:18 15:14 11:10 7:6 3:2CNFy1:0：端口x配置位(y = 815) (Port x configuration bits)软件通过这些位配置相应的I/O端口，请参考表17端口位配置表。在输入模式(MODE1:0=00)：00：模拟输入模

9、式01：浮空输入模式(复位后的状态) 10：上拉/下拉输入模式11：保留在输出模式(MODE1:000)：00：通用推挽输出模式01：通用开漏输出模式10：复用功能推挽输出模式11：复用功能开漏输出模式位29:28 25:24 21:20 17:16 13:12 9:8,5:4 1:0MODEy1:0：端口x的模式位(y = 815) (Port x mode bits)软件通过这些位配置相应的I/O端口，请参考表17端口位配置表。00：输入模式(复位后的状态) 01：输出模式，最大速度10MHz 10：输出模式，最大速度2MHz 11：输出模式，最大速度50MHz 8.2.3 端口输入数据寄

10、存器(GPIOx_IDR) (x=A.E)地址偏移：0x08 复位值：0x0000 XXXX位31:16保留，始终读为0。位15:0端口输入数据(y = 015) (Port input data) 这些位为只读并只能以字(16位)的形式读出。读出的值为对应I/O口的状态。8.2.4 端口输出数据寄存器(GPIOx_ODR) (x=A.E)地址偏移：0Ch 复位值：0x0000 0000位31:16保留，始终读为0。位15:0ODRy15:0：端口输出数据(y = 015) (Port output data)这些位可读可写并只能以字(16位)的形式操作。注：对GPIOx_BSRR(x = A

11、E)，可以分别地对各个ODR位进行独立的设置/清除。8.2.5 端口位设置/清除寄存器(GPIOx_BSRR) (x=A.E)地址偏移：0x10 复位值：0x0000 0000位31:16BRy: 清除端口x的位y (y = 015) (Port x Reset bit y)这些位只能写入并只能以字(16位)的形式操作。0：对对应的ODRy位不产生影响1：清除对应的ODRy位为0 注：如果同时设置了BSy和BRy的对应位，BSy位起作用。位15:0BSy: 设置端口x的位y (y = 015) (Port x Set bit y)这些位只能写入并只能以字(16位)的形式操作。0：对对应的ODR

12、y位不产生影响1：设置对应的ODRy位为18.2.6 端口位清除寄存器(GPIOx_BRR) (x=A.E)地址偏移：0x14复位值：0x0000 0000位31:16保留。位15:0BRy: 清除端口x的位y (y = 015) (Port x Reset bit y)这些位只能写入并只能以字(16位)的形式操作。0：对对应的ODRy位不产生影响1：清除对应的ODRy位为08.2.7 端口配置锁定寄存器(GPIOx_LCKR) (x=A.E)当执行正确的写序列设置了位16(LCKK)时，该寄存器用来锁定端口位的配置。位15:0用于锁定GPIO端口的配置。在规定的写入操作期间，不能改变LCKP

13、15:0。当对相应的端口位执行了LOCK序列后，在下次系统复位之前将不能再更改端口位的配置。每个锁定位锁定控制寄存器(CRL, CRH)中相应的4个位。地址偏移：0x18复位值：0x0000 0000位31:17保留。位16LCKK：锁键 (Lock key) 该位可随时读出，它只可通过锁键写入序列修改。0：端口配置锁键位激活1：端口配置锁键位被激活，下次系统复位前GPIOx_LCKR寄存器被锁住。锁键的写入序列：写1 -写0 -写1 -读0 -读1 最后一个读可省略，但可以用来确认锁键已被激活。注：在操作锁键的写入序列时，不能改变LCK15:0的值。操作锁键写入序列中的任何错误将不能激活锁键

14、。位15:0LCKy: 端口x的锁位y (y = 015) (Port x Lock bit y) 这些位可读可写但只能在LCKK位为0时写入。0：不锁定端口的配置1：锁定端口的配置9 中断和事件9.1 嵌套向量中断控制器特性 68个可屏蔽中断通道(不包含16个Cortex-M3的中断线)； 16个可编程的优先等级(使用了4位中断优先级)； 低延迟的异常和中断处理； 电源管理控制； 系统控制寄存器的实现；嵌套向量中断控制器(NVIC)和处理器核的接口紧密相连，可以实现低延迟的中断处理和高效地处理晚到的中断。9.1.1 系统嘀嗒(SysTick)校准值寄存器系统嘀嗒校准值固定为9000，当系统嘀

15、嗒时钟设定为9MHz(HCLK/8的最大值)，产生1ms时间基准。9.1.2 中断和异常向量下面的表，分别列出了互联型产品和其它STM32F10xxx产品的向量表。表55 STM32F10xxx产品(小容量、中容量和大容量)的向量表位置优先级优先级类型名称说明地址18可设置PVD连接EXTI的电源电压检测中断0x0000_0044310可设置RTC实时时钟（RTC）全局中断0x0000_004C512可设置RCC复位和时钟控制中断0x0000_0054613可设置EXTI0EXTI线0中断0x0000_0058714可设置EXTI1EXTI线1中断0x0000_005C815可设置EXTI2E

16、XTI线2中断0x0000_0060916可设置EXTI3EXTI线3中断0x0000_00641017可设置EXTI4EXTI线4中断0x0000_00689.2 外部中断/事件控制器(EXTI)对于互联型产品，外部中断/事件控制器由20个产生事件/中断请求的边沿检测器组成，对于其它产品，则有19个能产生事件/中断请求的边沿检测器。每个输入线可以独立地配置输入类型(脉冲或挂起)和对应的触发事件(上升沿或下降沿或者双边沿都触发)。每个输入线都可以独立地被屏蔽。挂起寄存器保持着状态线的中断请求。9.2.1 主要特性EXTI控制器的主要特性如下： 每个中断/事件都有独立的触发和屏蔽 每个中断线都有

17、专用的状态位 支持多达20个软件的中断/事件请求 检测脉冲宽度低于APB2时钟宽度的外部信号。参见数据手册中电气特性部分的相关参数。9.2.2 框图外部中断/事件控制器框图图19 9.2.3 唤醒事件管理STM32F10xxx可以处理外部或内部事件来唤醒内核(WFE)。唤醒事件可以通过下述配置产生： 在外设的控制寄存器使能一个中断，但不在NVIC中使能，同时在Cortex-M3的系统控制寄存器中使能SEVONPEND位。当CPU从WFE恢复后，需要清除相应外设的中断挂起位和外设NVIC中断通道挂起位(在NVIC中断清除挂起寄存器中)。 配置一个外部或内部EXTI线为事件模式，当CPU从WFE恢

18、复后，因为对应事件线的挂起位没有被置位，不必清除相应外设的中断挂起位或NVIC中断通道挂起位。在互联型产品中，以太网唤醒事件同样具有WFE唤醒功能。使用外部I/O端口作为唤醒事件，请参见9.2.4节的功能说明9.2.4 功能说明要产生中断，必须先配置好并使能中断线。根据需要的边沿检测设置2个触发寄存器，同时在中断屏蔽寄存器的相应位写1允许中断请求。当外部中断线上发生了期待的边沿时，将产生一个中断请求，对应的挂起位也随之被置1。在挂起寄存器的对应位写1，将清除该中断请求。如果需要产生事件，必须先配置好并使能事件线。根据需要的边沿检测通过设置2个触发寄存器，同时在事件屏蔽寄存器的相应位写1允许事件

19、请求。当事件线上发生了需要的边沿时，将产生一个事件请求脉冲，对应的挂起位不被置1。通过在软件中断/事件寄存器写1，也可以通过软件产生中断/事件请求。硬件中断选择通过下面的过程来配置20个线路做为中断源： 配置20个中断线的屏蔽位(EXTI_IMR) 配置所选中断线的触发选择位(EXTI_RTSR和EXTI_FTSR)； 配置对应到外部中断控制器(EXTI)的NVIC中断通道的使能和屏蔽位，使得20个中断线中的请求可以被正确地响应。硬件事件选择通过下面的过程，可以配置20个线路为事件源 配置20个事件线的屏蔽位(EXTI_EMR) 配置事件线的触发选择位(EXTI_RTSR和EXTI_FTSR)

20、 软件中断/事件的选择20个线路可以被配置成软件中断/事件线。下面是产生软件中断的过程： 配置20个中断/事件线屏蔽位(EXTI_IMR, EXTI_EMR) 设置软件中断寄存器的请求位(EXTI_SWIER)1通过AFIO_EXTICRx配置GPIO线上的外部中断/事件另外四个EXTI线的连接方式如下： EXTI线16连接到PVD输出 EXTI线17连接到RTC闹钟事件 EXTI线18连接到USB唤醒事件 EXTI线19连接到以太网唤醒事件(只适用于互联型产品)9.3 EXTI 寄存器描述必须以字(32位)的方式操作这些外设寄存器9.3.1 中断屏蔽寄存器(EXTI_IMR)偏移地址：0x0

21、0 复位值：0x0000 0000位31:20保留，必须始终保持为复位状态(0)。位19:0MRx: 线x上的中断屏蔽 (Interrupt Mask on line x) 0：屏蔽来自线x上的中断请求；1：开放来自线x上的中断请求。注：位19只适用于互联型产品，对于其它产品为保留位。9.3.2 事件屏蔽寄存器(EXTI_EMR)偏移地址：0x04 复位值：0x0000 0000位31:20保留，必须始终保持为复位状态(0)。位19:0MRx: 线x上的事件屏蔽 (Event Mask on line x) 0：屏蔽来自线x上的事件请求；1：开放来自线x上的事件请求。注：位19只适用于互联型产

22、品，对于其它产品为保留位。9.3.3 上升沿触发选择寄存器(EXTI_RTSR)偏移地址：0x08 复位值：0x0000 0000位31:19保留，必须始终保持为复位状态(0)。位18:0TRx: 线x上的上升沿触发事件配置位 (Rising trigger event configuration bit of line x) 0：禁止输入线x上的上升沿触发(中断和事件) 1：允许输入线x上的上升沿触发(中断和事件) 注：位19只适用于互联型产品，对于其它产品为保留位。注意: 外部唤醒线是边沿触发的，这些线上不能出现毛刺信号。在写EXTI_RTSR寄存器时，在外部中断线上的上升沿信号不能被识别，挂起位也不会被置位。在同一中断线上，可以同时设置上升沿和下降沿触发。即任一边沿都可触发中断。9.3.4 下降沿触发选择寄存器(EXTI_FTSR)偏移地址：0x0C 复位值：0x0