存储器原理与接口-微机原理与接口-中国科技大学-05.

1、第五章 存储器原理与接口二、半导体存储器的分类二、半导体存储器的分类1、随机存取存储器RAM2、只读存储器ROM二、半导体存储器的分类二、半导体存储器的分类1、随机存取存储器RAM a. 静态RAM （ECL，TTL，MOS） b. 动态RAM2、只读存储器ROMDSVcc位线输出位线浮栅管行线绝缘层绝缘层浮动栅雪崩注入式浮动栅雪崩注入式MOS管管n编程编程n使栅极带电n擦除擦除nEPROM芯片上方有一个石英玻璃窗口n当一定光强的紫外线透过窗口照射时，所有存储电路中浮栅上的电荷会形成光电流泄放掉，使浮栅恢复初态。n一般照射2030分钟后，读出各单元的内容均为FFH，说明EPROM中内容已被擦除

2、。RAM静态RAM（SRAM）动态RAM（DRAM）ROM掩膜型ROM可编程ROM（PROM）可擦除可编程ROM（EPROM）电可擦除可编程ROM（E2PROM) 存储器可以容纳的二进制信息量称为存储容量（寻址空间，由CPU的地址线决定）实际存储容量：在计算机系统中具体配置了多少内存。是指从启动一次存储器操作到完成该操作所经历的时间又称为（3 3）、结构）、结构 地址译码 输入输出控制 存储体地地址址线线控制线控制线数据线数据线存储体存储体译译码码器器输输入入输输出出控控制制单译码结构单译码结构译码器译码器译码器译码器矩阵译码电路矩阵译码电路行线行线列线列线地地址址线线地址线地址线一一、808

3、6CPU的管脚及功能的管脚及功能 8086是16位CPU。它采用高性能的N沟道，耗尽型负载的硅栅工艺(HMOS)制造。由于受当时制造工艺的限制，部分管脚采用了分时复用的方式，构成了40条管脚的双列直插式封装 5.3、8086CPU总线产生二、二、8086的两种工作方式的两种工作方式 最小模式：最小模式：系统中只有8086一个处理器，所有的控 制信号都是由8086CPU产生。 最大模式：最大模式：系统中可包含一个以上的处理器，比如包含协处理器8087。在系统规模比较大的情况下，系统控制信号不是由8086直接产生，而是通过与8086配套的总线控制器等形成。三、最小模式下三、最小模式下8086CPU

4、总线产生（一）、地址线、数据线产生 相关信号线及芯片相关信号线及芯片 1、AD15AD0 (Address Data Bus) 地址/数据复用信号，双向，三态。在T1状态（地址周期）AD15AD0上为地址信号的低16位A15A0；在T2 T4状态（数据周期） AD15AD0 上是数据信号D15D0。 机器周期：时钟周期机器周期：时钟周期总线周期：对内存或对总线周期：对内存或对I/O接口的一次操作的时接口的一次操作的时间间指令周期：指令执行的时间指令周期：指令执行的时间 2、A19/S6A16/S3 (Address/Status)： 地址/状态复用信号，输出。在总周期的T1状态A19/S6A1

5、6/S3上是地址的高4位。在T2T4状态，A19/S6A16/S3上输出状态信息。BHEBHEBHEBHES4S3当前正在使用的段寄存器当前正在使用的段寄存器00ES01SS10CS或未使用任何段寄存器或未使用任何段寄存器11DS3、三态缓冲的、三态缓冲的8位数据锁存器位数据锁存器74LS373 (8282)A、CP正脉冲，正脉冲，DQB、CP为零，保持为零，保持C、/OE=0，O0输出；否则高阻输出；否则高阻 4、ALE(Address Latch Enable) 地址锁存使能信号，输出，高电平有效。用地址锁存使能信号，输出，高电平有效。用来作为地址锁存器的锁存控制信号。来作为地址锁存器的锁

6、存控制信号。 工作过程11233（二）、数据线驱动相关信号线及芯片相关信号线及芯片 1、双向数据总线收发器（、双向数据总线收发器（8286，74LS245） 两个功能：两个功能：a、双向选择、双向选择b、通道控制、通道控制 A、/OE控制通道控制通道/OE0，三态门导通；，三态门导通； /OE1，三态门断开；，三态门断开；B、T控制方向控制方向T0，BAT1，AB2、/DEN (Data Enable) 数据使能信号，输出，三态，低电平有效。用于数数据使能信号，输出，三态，低电平有效。用于数据总线驱动器的控制信号。据总线驱动器的控制信号。3、DT/R (Data Transmit/Receiv

7、e)： 数据驱动器数据流向控制信号，输出，三态。在数据驱动器数据流向控制信号，输出，三态。在8086系统中，通常采用系统中，通常采用8286或或8287作为数据总线的驱作为数据总线的驱动器，用动器，用DT/R#信号来控制数据驱动器的数据传送方信号来控制数据驱动器的数据传送方向。当向。当DT/R#1时，进行数据发送；时，进行数据发送；DT/R#0时，时，进行数据接收。进行数据接收。 工作过程123一、存储器接口应考虑的几个问题一、存储器接口应考虑的几个问题An-1|A0数据线D7|D0地址线VPPVCCGNDOECS电源线控制线控制部分：控制部分：/OE 读控制线。当其有效时，数据从EPROM内

8、的某个单元通过数据线传送到CPU。/CS /CS 片选线片选线。该信号一般为低电平有效。有效时表示本芯片工作。在芯片编程时这根线常作编程控制线。 t2、CPU 提供的信号线 数据线 D15D0 地址线 A19A0存储器或I/O端口访问信号M/IO#读信号 /RD 写信号 /WR 特点a、控制线可以组合不同功能b、CPU根据指令发出信号3、8086CPU对存储器的读方式结论例：设计一ROM扩展电路，容量为64K BYTE，地址从00000H开始。EPROM芯片取27256 An-1|A0数据线D7|D0地址线VPPVCCGNDOEWRCS电源线控制线控制部分：控制部分：/RD 读控制线。当其有效

9、时，数据从EPROM内的某个单元通过数据线传送到CPU。/WR写控制线。当其有效时，CPU把数据通过数据线传送到RAM中的某个单元。 3、8086CPU的一个重要信号线的一个重要信号线/BHE高高8位数据允许控制线位数据允许控制线n例: 设计一RAM扩展电路，容量为32K字，地址从10000H开始。芯片采用62256。 译码芯片74LS138AG2BG22AG02BG0AG2BG27Y6Y5Y4Y3Y2Y1Y0Y输 入输 出使 能选 择G1G2A#G2B#CBAY7#Y6#Y5#Y4#Y3#Y2#Y1#Y0#1000001111111010000111111101100010111110111

10、000111111011110010011101111100101110111111001101011111110011101111111其 它X X X1111111174LS138功能表 M/IOA19CBAGG2BG2AY0Y1Y2Y3Y4Y5Y6Y7A18A17A167 74 4L LS S1 13 38 86 62 22 25 56 6R RA AM MA14 A0D7 D0WR OE CS6 62 22 25 56 6R RA AM MA14 A0D7 D0WR OE CSM /IOA19A14|A1D15|D8D7|D0RDWR00000 0FFFF10000 1FFFF20000 2FFFF30000 3FFFF40000 4FFFF50000 5FFFF60000 6FFFF70000