第6章 基本输入输出接口技术

1、输入输入/ /输出：输出：微处理器与外部设备之间的信息交换。输入输入/ /输出接口：输出接口：完成输入/输出任务的接口。 包括:硬件接口电路和软件接口程序。6.1.1 输入/输出与输入/输出接口 结束1.地址译码2.提供联络信号3.信号特性匹配（如电平转换）4.信息格式的转换（如正负逻辑的转换，串并格式，模数转换）5.数据缓冲与锁存6.对外设进行中断管理7.提供时序控制6.1.2 I/O接口的功能 结束数据端口状态端口控制端口 I/O设备数据缓冲器 读/写 控制 逻辑译码CS微处理器DBusABusCBus数据控制状态I/O 接口双向输入输出三种：数据信息、状态信息、控制信息这些信息均通过数据

2、总线传输。6.1.3 微处理器与I/O设备间的接口信息 结束1.1.存储器映射编址存储器映射编址含义：含义：优点：优点：2. I/O2. I/O映射编址映射编址含义：含义： I/O端口与存储器分开独立编址，即I/O端口和存储器都有自己的一套地址空间，而且互不相干。优点：优点： I/O设备不占用内存单元，节约了内存空间。指令执行速度快。 80X86-PentiumX微机采用I/O映射的编址方法。I/O端口的地址64K个8位口地址（0000H-FFFFH）。6.1.4 I/O端口的编址方法 结束1.I/O1.I/O组织形式组织形式基于8088的8位I/O组织基于8086和80286 16位I/O组

3、织基于80386和80486 32位I/O组织基于PentiumPentium4的64位I/O组织 64K 个 I/O A15A0 D7D0 RD WR D7D0 A15A0 IORC IOWC 系统总线 32K 个 I/O A15A1 D15D0 RD WR D7D0 A15A1 IORC IOWC 系统总线 32K 个 I/O A15A1 D7D0 RD WR BE BE A0 BHE D15D8 CS3 A14A2D24 CS3 D7D0 CS3 A14A2D24 CS3 16K 个 I/O A15A2 D31D0 RD WR D31D24 A13A0 IORC IOWCW 系统总线 1

4、6K 个 I/O A13A0 D23D16 RD WR BE BE BE3 16K 个 I/O OE WE D15D8 A13A0 16K 个 I/O A13A0 D7D0 OE WE BE BE BE2 BE1 BE0 16K 个 I/O (3) A15A3 D63D0 RD WR D31D24 A12A0 16K 个 I/O (2) A12A0 D23D16 RD WR BE BE BE3 16K 个 I/O (1) RD WR D15D8 A12A0 16K 个 I/O (0) A12A0 D7D0 RD WR BE BE BE2 BE1 BE0 16K 个 I/O (7) A15A3

5、RD WR D63D56 A12A0 IORC IOWC 16K 个 I/O (6) A12A0 D55D48 RD WR BE BE 16K 个 I/O (5) RD WR D47D40 A12A0 16K 个 I/O (4) A12A0 D39D32 RD WR BE BE BE7 BE6 BE5 BE4 2.I/O2.I/O端口的地址分配端口的地址分配I/O地址范围 0000H-FFFFH.共64K个8位端口 从8086-Pentium 4 I/O地址采用A15-A0共16条地址线，且与存储器分开编址。系统板保留的1K个I/O端口 000H-03FFH，共1K个8位端口 （详见书P.21

6、9表6.1）I/O 地址I/O 设备端口I/O 地址I/O 设备端口0000-000FDMA 控制器 1200-207游戏口0020-0021中断控制器(主中断控制器)0274-0277ISA 即插即用计数器0040-0043系统时钟278-27F并行打印机口0060键盘控制器控制状态口2F8-2FF串行通信口 2（COM2）0061系统扬声器0376第二个 IDE 硬盘控制器0064键盘控制器数据口378-37F并行打印口 10070-0071系统 CMOS/实时钟3B0-03BBVGA 显示适配器0081-0083DMA 控制器 103C0-03DFVGA 显示适配器0087-DMA 控制

7、器 103D0-03DF彩色显示器适配器0089-008BDMA 控制器 103F2-03F5软磁盘控制器00A0-00A1中断控制器 （从中断控制器) 03F6第一个硬盘控制器00C0-0DFDMA 控制器 203F8-03FF串行通信口 1（COM1）00F0-00FF数值协处理器0170-0177H标准 IDE/ESDI 硬盘控制器01F0-01FF标准 IDE/ESDI 硬盘控制器没有指明的端口，用户可以使用。6.1.5 I/O组织 6.1 概述 结束6.2.1 6.2.1 直接程序控制方式直接程序控制方式6.2.2 6.2.2 中断控制方式中断控制方式6.2.3 DMA6.2.3 D

8、MA控制方式控制方式 例：例：一个采用无条件传送方式的数据采集系统。一个采用无条件传送方式的数据采集系统。 这是一个这是一个1616位精度的数据采集系统。位精度的数据采集系统。 被采集的数据是被采集的数据是8 8个模拟量，由继电器绕组个模拟量，由继电器绕组P0P0、P1P1、P7P7分分别控制触点别控制触点K0K0、K1K1K7K7逐个接通。逐个接通。 每次采样用一个每次采样用一个4 4位（十进制数）数字电压表测量，把被采位（十进制数）数字电压表测量，把被采样的模拟量转换成样的模拟量转换成1616位位BCDBCD代码，高代码，高8 8位和低位和低8 8位通过两个不同的位通过两个不同的端口（其地

9、址分别为端口（其地址分别为10H10H和和11H11H）输入。输入。 CPUCPU通过端口通过端口20H20H输出控制信号，以控制某个继电器的吸合，输出控制信号，以控制某个继电器的吸合，实现采集不同通道的模拟量。实现采集不同通道的模拟量。8 8个模拟量个模拟量1616位精度的数位精度的数据采集系统据采集系统继电器绕组继电器绕组触点触点控制端口控制端口数据端口数据端口采集过程要求：采集过程要求：（1 1） 先断开所有的继电器线圈及触头，不采集数据。先断开所有的继电器线圈及触头，不采集数据。（2 2） 延迟一段时间后，使延迟一段时间后，使K0K0闭合，采集第闭合，采集第1 1个通道的个通道的模拟量

10、，并保持一段时间，以使数字电压表能将模拟电模拟量，并保持一段时间，以使数字电压表能将模拟电压转换为压转换为1616位位BCDBCD码。码。（3 3） 分别将高分别将高8 8位与低位与低8 8位位BCDBCD码存入内存，完成第码存入内存，完成第1 1个模拟量的输入与转存。个模拟量的输入与转存。（4 4） 利用移位与循环实现利用移位与循环实现8 8个模拟量的依次采集、输个模拟量的依次采集、输入与转存。入与转存。数据采集程序：数据采集程序：STARTSTART：MOV DXMOV DX，0100H0100H；01HDH,01HDH,置吸合第置吸合第1 1个继电器代码个继电器代码；00HDL,00HD

11、L,置断开所有继电器代码置断开所有继电器代码LEA BXLEA BX，DSTORDSTOR；置输入数据缓冲器的地址指针置输入数据缓冲器的地址指针XOR ALXOR AL，ALAL；清；清ALAL及进位位及进位位CFCFAGAINAGAIN：MOV ALMOV AL，DLDLOUT 20HOUT 20H，ALAL；断开所有继电器线圈断开所有继电器线圈CALL NEAR DELAY1CALL NEAR DELAY1；模拟继电器触点的释放时间模拟继电器触点的释放时间MOV ALMOV AL，DH DH OUT 20HOUT 20H，ALAL；先使先使P0P0吸合吸合CALL NEAR DELAY2C

12、ALL NEAR DELAY2；模拟触点闭合及数字电压表的转换时间模拟触点闭合及数字电压表的转换时间IN AXIN AX，10H10H；输入输入MOV MOV BXBX，AXAX；存入内存存入内存INC BX INC BX INC BX INC BX RCL DH,1RCL DH,1；DHDH左移（大循环）左移（大循环）1 1位，为下一个触点吸合作准备位，为下一个触点吸合作准备JNC AGAINJNC AGAIN；8 8位都输入完了吗？没有，则循环位都输入完了吗？没有，则循环DONEDONE： ；输入已完，则执行别的程序段输入已完，则执行别的程序段 READY=1?输入数据后续处理开始输入状态

13、信息NY准备输出数据读状态口的状态BUSY=1?输出数据YN输入输入输出输出2.2.条件传送方式：条件传送方式：含义：含义：首先查询外设状态，满足条件时才进行数据的传送，因此也叫查询传送方式。特点：特点：简单、可靠性高，但CPU效率低。首先读入状首先读入状态信息态信息然后读然后读入数据入数据同时设置状同时设置状态态/ /数据数据 由于对应一个数据端口的状态信息通常只有是由于对应一个数据端口的状态信息通常只有是1 1位。位。所以，不同所以，不同的数据端口可以使用同一个端口中不同的的数据端口可以使用同一个端口中不同的位作为其状态信息。位作为其状态信息。查询式输入部分的程序：查询式输入部分的程序：P

14、OLLPOLL： IN ALIN AL，STATUS_PORTSTATUS_PORT；读状态端口的信息读状态端口的信息TEST ALTEST AL，80H80H；设设“准备就绪准备就绪”（READYREADY）信息在信息在D7D7位位JZ POLL JZ POLL ；未未“准备就绪准备就绪”，则循环再查，则循环再查IN ALIN AL，DATA_PORT DATA_PORT ；已已“准备就绪准备就绪” ” (READY=1)(READY=1)，则读入数据则读入数据 首先读入状首先读入状态信息态信息然后写入然后写入数据和设数据和设置状态置状态同时读取数据同时读取数据和设置状态和设置状态查询式输出

15、部分的程序：查询式输出部分的程序：POLLPOLL： IN ALIN AL，STATUS_PORT STATUS_PORT ；查状态端口中的状态信息查状态端口中的状态信息D7D7TEST ALTEST AL，80H 80H JNZ POLLJNZ POLL；D7D71 1即忙线即忙线1 1，则循环再查，则循环再查 MOV ALMOV AL，STORE STORE ；否则，外设空闲，则由内存读取数据否则，外设空闲，则由内存读取数据OUT DATA_PORTOUT DATA_PORT，AL AL ；输出到输出到DATADATA地址端口单元地址端口单元 其中，其中，STATUSSTATUS和和DAT

16、ADATA分别为状态端口和数据端口分别为状态端口和数据端口的符号地址；的符号地址；STORESTORE为待输出数据的内存单元的符号地为待输出数据的内存单元的符号地址。址。 例：例：一个采用查询方式的数据采集系统一个采用查询方式的数据采集系统 8 8个输入模拟量，经过多路开关控制，每次输入一个输入模拟量，经过多路开关控制，每次输入一个模拟量至个模拟量至A AD D转换器。转换器。 A AD D转换器由端口转换器由端口4 4输出的输出的D4D4位控制启动与停止。位控制启动与停止。 A AD D转换器的转换器的READYREADY信号由端口信号由端口2 2的的D0D0输至输至CPUCPU数据数据总线

17、。总线。 A AD D转换后的数据由端口转换后的数据由端口3 3输入至数据总线。输入至数据总线。 多路开关由端口多路开关由端口4 4的的 D2-D0 3D2-D0 3位二进制码控制位二进制码控制（000-111000-111分别对应于分别对应于UA0-UA7UA0-UA7）。）。控制端口控制端口状态端口状态端口数据端口数据端口控制控制A AD D的的启动与停止启动与停止控制码控制码 采集过程要求：采集过程要求： （1 1）初始化；）初始化； （2 2）先停止）先停止A AD D转换；转换； （3 3）启动）启动A AD D转换，查输入状态信息转换，查输入状态信息READYREADY； （4 4

18、）当输入数据已转换完（当输入数据已转换完（READYREADY1 1，即准备就即准备就绪），则经由端口绪），则经由端口3 3输入至输入至CPUCPU的累加器的累加器ALAL中，并转送中，并转送内存；内存； （5 5）设置下一个内存单元与下一个输入通道，循）设置下一个内存单元与下一个输入通道，循环环8 8次。次。 数据采集过程的程序：数据采集过程的程序：STARTSTART：MOV DLMOV DL，0F8H0F8H；设置启动设置启动A/DA/D转换的信号，转换的信号， 且低且低3 3位选通多路开关通道位选通多路开关通道MOV AXMOV AX，SEG DSTORSEG DSTOR；设置输入数据

19、的内存单元地址指针设置输入数据的内存单元地址指针MOV ESMOV ES，AXAXLEA DILEA DI，DSTORDSTORAGAINAGAIN：MOV ALMOV AL，DLDLAND ALAND AL，0EFH0EFH ；使使 D4D40 0OUT 04OUT 04，ALAL；停止停止A/DA/D转换转换CALL DELAYCALL DELAY；等待停止等待停止A/DA/D转换操作的完成转换操作的完成MOV ALMOV AL，DL DL OUT 04OUT 04，ALAL；选输入通道并启动选输入通道并启动A/DA/D转换转换POLLPOLL： IN ALIN AL，0202；输入状态信

20、息输入状态信息SHR ALSHR AL，1 1；查；查ALAL的的D0D0JNC POLL JNC POLL ；判；判READYREADY1 1？若？若D0D00 0，未准备好循环再查未准备好循环再查 IN ALIN AL，0303；若已准备就绪，则经端口若已准备就绪，则经端口3 3将采样数据输入至将采样数据输入至ALALSTOSBSTOSB；输入数据转送内存单元输入数据转送内存单元INC DLINC DL；输入模拟量通道增输入模拟量通道增1 1JNZ AGAINJNZ AGAIN；8 8个模拟量未输入完则循环个模拟量未输入完则循环 ；输入完毕，则执行别的程序；输入完毕，则执行别的程序6.2.

21、1 直接程序控制方式 结束6.2.2 中断控制方式 结束外设外设/内存内存CPUDMA控制器控制器内存内存/外设外设外设外设/内存内存MOV XX，ALOUT DX，ALIN AL，DXMOV AL，XX无需无需CPU指令指令内存内存/外设外设HRQHLDA地址线HOLD HLDA地址总线数据总线地址总线数据总线控制总线I/O设备接口部分内存DMA控制器CPU及总线控制逻辑接口准备好发DMA请求(1)(2) DMA总线请求(3) 总线允许(4) DMA送地址 地址至总线(5) 请求确认(6) 内存数据至总线(7)接口锁存数据(8)撤消总线请求(9) CPU收 回 总线 控制权6.2.3 DMA

22、控制方式 6.2 输入输出控制方式 结束数据总线地址总线地址总线缓冲器 及译码器联络信号控制逻辑数据总线缓冲器 驱动器 允许输出状态或数据输入命令或数据输出读状态寄存器读输入寄存器写控制寄存器写输出寄存器中断请求应答信号I/O写I/O读数据线控制线控制寄存器状态寄存器输入数据寄存器输出数据寄存器系统总线外部设备状态线6.3 I/O接口的基本结构及特点 结束6.4.1 6.4.1 简单输入输出接口简单输入输出接口6.4.2 6.4.2 端口的读写控制端口的读写控制1234ABCD4321DCBAT itleN um berR evisionSizeBD ate:31-Jul-2004Sheet

23、of File:F:项 目 北 京 自 来 水 公 司 抄 表 系 统 电 路 图 Z B 2K M .D D BD raw n B y:123A74F1251A 121A 241A 361A 482A 1112A 2132A 3152A 4171Y 1181Y 2161Y 3141Y 4122Y 192Y 272Y 352Y 431G12G19U 174L S2401A 121A 241A 361A 482A 1112A 2132A 3152A 4171Y 1181Y 2161Y 3141Y 4122Y 192Y 272Y 352Y 431G12G19U 274L S244A 02A 13A

24、 24A 35A 46A 57A 68A 79B 018B 117B 216B 315B 414B 513B 612B 711E19D IR1U 374L S2451234ABCD4321DCBATitleNumberRevisionSizeBDate:31-Jul-2004Sheet of File:F:项 目 北 京 自 来 水 公 司 抄 表 系 统 电 路 图 ZB2KM.DDBDrawn By:123A74F1251A121A241A361A482A1112A2132A3152A4171Y1181Y2161Y3141Y4122Y192Y272Y352Y431G12G19U174LS2

25、401A121A241A361A482A1112A2132A3152A4171Y1181Y2161Y3141Y4122Y192Y272Y352Y431G12G19U274LS244A02A13A24A35A46A57A68A79B018B117B216B315B414B513B612B711E19DIR1U374LS245 74LS240 74LS244 74LS245、8位单向负逻辑 8位单向正逻辑 8位双向正逻辑244为三态输出的八组缓冲器和总线驱动器 1234ABCD4321DCBATitleNumberRevisionSizeBDate:31-Jul-2004Sheet of File

26、:F:项目北京自来水公司抄表系统电路图ZB2KM.DDBDrawn By:D13Q12D24Q25D37Q36D48Q49D513Q512D614Q615D717Q716D818Q819CLK11CLR1U174LS273D03Q02D14Q15D27Q26D38Q39D413Q412D514Q515D617Q616D718Q719OE1LE11U274LS373D03Q02D14Q15D27Q26D38Q39D413Q412D514Q515D617Q616D718Q719OE1CLK11U374LS374273为带公共时钟复位八D触发器 6.4 6.4 I/OI/O接口的读写技术接口的读写技

27、术6.4.1 简单输入输出接口 结束I/OI/O指令的含义指令的含义IN AL，DX ；地址DX有效（相应片选信号有效），RD=0（IOR=0），AEN=0。OUT DX，AL；地址DX有效（相应片选信号有效）, WR=0（IOW=0），AEN=0。I/OI/O接口一般原则：接口一般原则：输入缓冲，输出锁存端口读写控制的关键：端口读写控制的关键：除了由译码器产生片选信号外，还必须将读/写控制信号参加芯片的选通或控制。1234ABCD4321DCBATitleNumberRevisionSizeBDate:2-Aug-2004 Sheet of File:F:教学WJwj 在 服务器 (Bill

28、gates) 上第二版微机书稿书稿电路图.BkpDrawn By:12345611128U474LS3012U2A74LS04123U1A74LS32A3A8A9A7A6A5A4A1IORCA0121312U3A74LS11A2A02A13A24A35A46A57A68A79B018B117B216B315B414B513B612B711E19DIR1U574LS245数据总线 D7-D0输入的数据1234ABCD4321DCBATitleNumberRevisionSizeBDate:1-Aug-2004 Sheet of File:F:教学WJ第二版微机书稿书稿电路图.ddb Drawn

29、By:D13Q12D24Q25D37Q36D48Q49D513Q512D614Q615D717Q716D818Q819CLK11CLR1U574HC27312345611128U174HC30123U2A74HC32VCCA7A6A5A4A3A2A1A0IOWC12345611128U474LS30A15A14A13A12A11A10A9A812U3A74LS04456U2B74LS32数据总线 D7-D0输出的数据1234ABCD4321DCBATitleNumberRevisionSizeBDate:11-Sep-2004Sheet of File:F:教学WJ第二版微机书稿书稿电路图.ddb Drawn By:1A121A241A361A482A1112A2132A3152A4171Y1181Y2161Y3141Y4122Y192Y