第四章组合逻辑电路(康华光)

1、信息与电气工程学院第四章第四章 组合逻辑电路组合逻辑电路4.1组合逻辑电路的分析组合逻辑电路的分析4.2组合逻辑电路的设计组合逻辑电路的设计4.3组合逻辑电路中的竞争和冒险组合逻辑电路中的竞争和冒险4.4常用组合逻辑集成电路常用组合逻辑集成电路4.5组合可编程电路组合可编程电路4.6用用Verilog HDL描述组合逻辑电路描述组合逻辑电路信息与电气工程学院教学基本要求教学基本要求1.熟练掌握组合逻辑电路的分析方法和设计方法熟练掌握组合逻辑电路的分析方法和设计方法2.掌握编码器、译码器、数据选择器、数值比较器和掌握编码器、译码器、数据选择器、数值比较器和加法器的逻辑功能及其应用；加法器的逻辑功

2、能及其应用；3.学会阅读学会阅读MSI器件的功能表，并能根据设计要求完成器件的功能表，并能根据设计要求完成电路的正确连接。电路的正确连接。 4.掌握可编程逻辑器件的表示方法掌握可编程逻辑器件的表示方法,会用会用PLD实现实现组合逻辑电路组合逻辑电路第四章第四章 组合逻辑电路组合逻辑电路信息与电气工程学院组合逻辑电路的一般框图组合逻辑电路的一般框图Li = f (A1, A2 , , An ) (i=1, 2, , m)工作特征工作特征: :组合逻辑电路工作特点组合逻辑电路工作特点: :在任何时刻，电路的输出状态只取在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。决于

3、同一时刻的输入状态而与电路原来的状态无关。 关于组合逻辑电路关于组合逻辑电路结构特征结构特征:1、输出、输入之间没有反馈延迟通路，、输出、输入之间没有反馈延迟通路，2、不含记忆单元、不含记忆单元 =1 L1 B C A Z =L2 A1 A2 An L1 L2 Lm 组组合合逻逻辑辑电电 信息与电气工程学院二二. 组合逻辑电路的分析步骤：组合逻辑电路的分析步骤： 4.1 组合逻辑电路分析组合逻辑电路分析1、 由逻辑图写出各输出端的逻辑表达式；由逻辑图写出各输出端的逻辑表达式；2、 化简和变换逻辑表达式；化简和变换逻辑表达式；3、 列出真值表；列出真值表；4、 根据真值表或逻辑表达式，经分析最后

4、确定其功能。根据真值表或逻辑表达式，经分析最后确定其功能。根据已知逻辑电路，经分析确定电路的的逻辑功能。根据已知逻辑电路，经分析确定电路的的逻辑功能。一一. 组合逻辑电路分析组合逻辑电路分析信息与电气工程学院 三、组合逻辑电路的分析举例三、组合逻辑电路的分析举例 例例1 分析如图所示逻辑电路的功能。分析如图所示逻辑电路的功能。 = 1 = 1 L B C A Z LZC1.根据逻辑图写出输出函数的逻辑表达式根据逻辑图写出输出函数的逻辑表达式2. 列写真值表。列写真值表。 )(CBAL 10010110111011101001110010100000CBABAZ 001111003. 确定逻辑功

5、能：确定逻辑功能： 解：解：()ABCABC输入变量的取值中有奇数输入变量的取值中有奇数个个1时，时，L为为1，否则，否则L为为0,电路具有为奇校验功能。电路具有为奇校验功能。如要实现偶校验，电路应做何改变？如要实现偶校验，电路应做何改变？信息与电气工程学院 B A 1 C Y X Z 1 1 & & & & & & 例例2 试分析下图所示组合逻辑电路的逻辑功能。试分析下图所示组合逻辑电路的逻辑功能。解：解：1 1、根据逻辑电路写出各输出端的逻辑表达式，并进行化、根据逻辑电路写出各输出端的逻辑表达式，并进行化简和变换。简和变换。X = ABABAY CACAZ 信息与电气工程学院2 2、列写真

6、值表、列写真值表BABA CACA X = A真值表真值表 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 Z Y X C B A000011110011110001011010BABAY CACAZ 信息与电气工程学院这个电路逻辑功能是对输入这个电路逻辑功能是对输入的二进制码求反码。最高位为的二进制码求反码。最高位为符号位，符号位，0表示正数，表示正数，1表示负表示负数，正数的反码与原码相同；数，正数的反码与原码相同；负数的数值部分是在原码的基负数的数值部分是在原码的基础上逐位求反。础上逐位求反。3、确定电路逻辑功能、确定电路逻辑功能真值表真值

7、表 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 Z Y X C B A000011110011110001011010信息与电气工程学院1 1、逻辑抽象：根据实际逻辑问题的因果关系确定输入、逻辑抽象：根据实际逻辑问题的因果关系确定输入、输出变量，并定义逻辑状态的含义；输出变量，并定义逻辑状态的含义；2、根据逻辑描述列出真值表；根据逻辑描述列出真值表；3、由真值表写出逻辑表达式由真值表写出逻辑表达式; ;5、 画出逻辑图。画出逻辑图。4、根据器件的类型根据器件的类型, ,简化和变换逻辑表达式简化和变换逻辑表达式二、组合逻辑电路的设计步骤二、组合

8、逻辑电路的设计步骤 一、组合逻辑电路的设计：根据实际逻辑问题，求出所要求逻辑一、组合逻辑电路的设计：根据实际逻辑问题，求出所要求逻辑功能的最简单逻辑电路。功能的最简单逻辑电路。4.2 组合逻辑电路的设计组合逻辑电路的设计信息与电气工程学院例例1 1 某火车站有特快、直快和慢车三种类型的客运列车进出，某火车站有特快、直快和慢车三种类型的客运列车进出，试用两输入与非门和反相器设计一个指示列车等待进站的逻试用两输入与非门和反相器设计一个指示列车等待进站的逻辑电路，辑电路，3 3个指示灯一、二、三号分别对应特快、直快和慢车。个指示灯一、二、三号分别对应特快、直快和慢车。列车的优先级别依次为特快、直快和

9、慢车，要求当特快列车列车的优先级别依次为特快、直快和慢车，要求当特快列车请求进站时，无论其它两种列车是否请求进站，一号灯亮。请求进站时，无论其它两种列车是否请求进站，一号灯亮。当特快没有请求，直快请求进站时，无论慢车是否请求，二当特快没有请求，直快请求进站时，无论慢车是否请求，二号灯亮。当特快和直快均没有请求，号灯亮。当特快和直快均没有请求，而慢车有请求时，三号灯亮。而慢车有请求时，三号灯亮。信息与电气工程学院解：解：1、 逻辑抽象逻辑抽象输入信号输入信号: I0、I1、I2分别为特快、直快和慢车的进站请求信号分别为特快、直快和慢车的进站请求信号且有进站请求时为且有进站请求时为1，没有请求时为

10、，没有请求时为0。输出信号输出信号: L0、L1、L2分别为分别为3个指示灯的状态，个指示灯的状态，且灯亮为且灯亮为1，灯灭为，灯灭为0。输输 入入输输 出出I0I1I2L0L1L2000000110001010001001根据题意列出真值表根据题意列出真值表(2) 写出各输出逻辑表达式。写出各输出逻辑表达式。101IIL 2102IIIL L0 = I0信息与电气工程学院输输 入入输输 出出I0I1I2L0L1L2000000110001010001001真值表真值表2、 根据真值表写出各输出逻辑表达式。根据真值表写出各输出逻辑表达式。101IIL 2102IIIL L0 = I000IL

11、101IIL 2102IIIL 3、 根据要求将上式变换为与非形式根据要求将上式变换为与非形式信息与电气工程学院 I0 L0 L1 I1 I2 L2 & 1 1 1 & & 1 1 4、 根据输出逻辑表达式画出逻辑图。根据输出逻辑表达式画出逻辑图。00IL 101IIL 2102IIIL 信息与电气工程学院例例2 试设计一个码转换电路，将试设计一个码转换电路，将4位格雷码转换为自然二进位格雷码转换为自然二进制码。可以采用任何逻辑门电路来实现。制码。可以采用任何逻辑门电路来实现。解：解：(1) 明确逻辑功能，列出真值表。明确逻辑功能，列出真值表。设输入变量为设输入变量为G3、G2、G1、G0为格

12、雷码，为格雷码，当输入格雷码按照从当输入格雷码按照从0到到15递增排序时，递增排序时，可列出逻辑电路真值表可列出逻辑电路真值表输出变量输出变量B3、B2、B1和和B0为为自然二进制码。自然二进制码。信息与电气工程学院0 1 1 10 1 0 00 1 1 00 1 0 10 1 0 10 1 1 10 1 0 00 1 1 00 0 1 10 0 1 00 0 1 00 0 1 10 0 0 10 0 0 10 0 0 00 0 0 0B3 B2 B1 B0G3 G2 G1 G0输 出输 入1 1 1 11 0 0 01 1 1 01 0 0 11 1 0 11 0 1 11 1 0 01 0

13、 1 01 0 1 11 1 1 01 0 1 01 1 1 11 0 0 11 1 0 11 0 0 01 1 0 0B3 B2 B1 B0G3 G2 G1 G0输 出输 入逻辑电路真值表逻辑电路真值表信息与电气工程学院 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B3 G0 G2 G3 G1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 B2 G0 G2 G3 G1 (2) 画出各输出函数的卡诺图，并化简和变换。画出各输出函数的卡诺图，并化简和变换。33GB 2B 2G3G2G3G信息与电气工程学院 2G3G1B 1G 2G3G1G2G3G1G 2G3

14、G1G(2G3G) ) 2G3G1G 2G3G) ) 2G3G1G 3G2G 1G0B 3G2G 1G 0G 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 B1 B0 G2 G3 G1 0 1 0 1 1 0 1 0 0 1 0 1 1 0 1 0 B0 G0 G2 G3 G1 信息与电气工程学院(3) 根据逻辑表达式，画出逻辑图根据逻辑表达式，画出逻辑图 =1 B0 B1 B2 B3 G0 G1 G2 G3 =1 =1 信息与电气工程学院4.3 组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险4.3.1 产生的竞争冒险的原产生的竞争冒险的原因因4.3.2 消去竞争冒险的方法

15、消去竞争冒险的方法信息与电气工程学院4.3.1 产生的竞争冒险的原因产生的竞争冒险的原因竞争冒险竞争冒险由于延迟时间的存在，当一个输入信号经过多由于延迟时间的存在，当一个输入信号经过多条路径传送后又重新会合到某个门上，由于不同路径上门的条路径传送后又重新会合到某个门上，由于不同路径上门的级数不同，导致到达会合点的时间有先有后，从而产生瞬间级数不同，导致到达会合点的时间有先有后，从而产生瞬间的错误输出。的错误输出。1.产生产生“1”冒险冒险3.4 组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险一、产生竞争冒险的原因一、产生竞争冒险的原因例：电路如图，已知例：电路如图，已知输入波形，画输出波输入

16、波形，画输出波形。形。1AL=A AG1G2&AAL 由于由于G1门的延迟时间门的延迟时间tpd2输出输出端出现了一个正向窄脉冲。端出现了一个正向窄脉冲。信息与电气工程学院2.产生产生“0”冒险冒险1AL=A+AG1G21可采用代数法来判断一个组合可采用代数法来判断一个组合电路是否存在冒险，写出的逻电路是否存在冒险，写出的逻辑函数并变换成辑函数并变换成:二、冒险现象的识别二、冒险现象的识别AAL 则存在则存在1冒险冒险AAL 则存在则存在0冒险冒险三三.危害：破坏逻辑关系，电路工作不可靠。危害：破坏逻辑关系，电路工作不可靠。信息与电气工程学院4.3.2 消去竞争冒险的方法消去竞争冒险的方法1.

17、 1. 发现并消除互补变量发现并消除互补变量 A B C 1 & L B = C = 0时时为消掉为消掉AA，变换逻辑函数式为，变换逻辑函数式为 )(CABAL 可能出现竞争冒险。可能出现竞争冒险。AAF BCBAACF 信息与电气工程学院2. 增加乘积项增加乘积项, ,避免互补项相加避免互补项相加 A AC CB C B 1 & & 1 L ， 当当A=B=1时，根据逻辑表达式有时，根据逻辑表达式有CBACL当当A=B=1时时CBACL1 CCLCBACL ABCCLAB 0 1 A 0 0 0 1 0 1 1 1 L B C 00 01 11 10 信息与电气工程学院3. 输出端并联电容器

18、输出端并联电容器 如果逻辑电路在较慢速度下工作，为了消去竞争冒险，如果逻辑电路在较慢速度下工作，为了消去竞争冒险，可以在输出端并联一电容器，致使输出波形上升沿和下降可以在输出端并联一电容器，致使输出波形上升沿和下降沿变化比较缓慢，可对于很窄的负跳变脉冲起到平波的作沿变化比较缓慢，可对于很窄的负跳变脉冲起到平波的作用。用。420pF 信息与电气工程学院4.4 若干典型的组合逻辑集成电路若干典型的组合逻辑集成电路4.4.1 编码器编码器4.4.2 译码器译码器/数据分配器数据分配器4.4.3 数据选择器数据选择器4.4.4 数值比较器数值比较器4.4.5 算术运算电路算术运算电路信息与电气工程学院

19、1) 编码器编码器 (Encoder)的概念与分类的概念与分类编码：赋予二进制代码特定含义的过程称为编码。编码：赋予二进制代码特定含义的过程称为编码。如：如：8421BCD码中，用码中，用1000表示数字表示数字8如：如：ASCII码中，用码中，用1000001表示字母表示字母A等等编码器：具有编码功能的逻辑电路。编码器：具有编码功能的逻辑电路。4.4.1 编码器编码器信息与电气工程学院能将每一个编码输入信号变换为不同的二进制的代码输出。能将每一个编码输入信号变换为不同的二进制的代码输出。 如如8线线-3线编码器：将线编码器：将8个输入的信号分别编成个输入的信号分别编成 8个个3位二进位二进制

20、数码制数码输出。输出。如如BCD编码器：将编码器：将10个编码输入信号分别编成个编码输入信号分别编成10个个4位码位码输出。输出。编码器的逻辑功能编码器的逻辑功能：1) 编码器编码器 (Encoder)的概念与分类的概念与分类信息与电气工程学院编码器的分类：普通编码器和优先编码器。编码器的分类：普通编码器和优先编码器。普通编码器：普通编码器：任何时候只允许输入一个有效编码信号，否则任何时候只允许输入一个有效编码信号，否则输出就会发生混乱。输出就会发生混乱。优先编码器：优先编码器：允许同时输入两个以上的有效编码信号。当同允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，优先编码器

21、能按预先设定的优时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对其中优先权最高的一个进行编码。先级别，只对其中优先权最高的一个进行编码。1) 编码器编码器 (Encoder)的概念与分类的概念与分类信息与电气工程学院二进制编码器的结构框图二进制编码器的结构框图普通二进制编码器普通二进制编码器1、编码器的工作原理、编码器的工作原理 I0 I1 Yn-1 Y0 Y1 1n2 - -I二进制二进制 编码器编码器 2n个个 输入输入 n位二进位二进制码输出制码输出 信息与电气工程学院(1) 4线线2线普通二进制编码器线普通二进制编码器 (设计设计)1000010000100001Y0Y

22、1I3I2I1I0 （2）逻辑功能表）逻辑功能表编码器的输入为高电平有效。编码器的输入为高电平有效。 Y1 Y0 I0 I1 I2 I3 （a）逻辑框图）逻辑框图4输输入入二进制码输二进制码输出出110110001、编码器的工作原理、编码器的工作原理321032100321032101IIIIIIIIYIIIIIIIIY 信息与电气工程学院321032100321032101IIIIIIIIYIIIIIIIIY I0 I1 I2 I3 1 1 1 1 & & & 1 Y0 Y1 & 1 信息与电气工程学院当所有的输入都为当所有的输入都为1时，时，Y1Y0 = ？Y1Y0 = 00无法输出有效编

23、码。无法输出有效编码。结论：普通编码器不能同时输入两个以上的有效编码信号结论：普通编码器不能同时输入两个以上的有效编码信号 I0 I1 I2 I3 1 1 1 1 & & & 1 Y0 Y1 & 1 I2 = I3 = 1 , I1= I0= 0时，时，Y1Y0 = ？Y1Y0 = 00信息与电气工程学院(2 ). 优先编码器优先编码器 优先编码器的提出：优先编码器的提出： 实际应用中，经常有两实际应用中，经常有两个或更多输入编码信号个或更多输入编码信号同时有效。同时有效。 必须根据轻重缓急，规定好这些外设允许操作的先后次必须根据轻重缓急，规定好这些外设允许操作的先后次 序，即优先级别。序，即

24、优先级别。 识别多个编码请求信号的优先级别，并进行相应编码的逻识别多个编码请求信号的优先级别，并进行相应编码的逻辑部件称为优先编码器。辑部件称为优先编码器。信息与电气工程学院(a)优先编码器线优先编码器线(42 线优先编码器线优先编码器)（设计）（设计）（1）列出功能表）列出功能表输输 入入输输 出出I0I1I2I3Y1Y0100000100011010111高高低低（2）写出逻辑表达式）写出逻辑表达式（3）画出逻辑电路（略）画出逻辑电路（略）输入编码信号高电平有效，输出为二进制代码输入编码信号高电平有效，输出为二进制代码输入编码信号优先级从高到低为输入编码信号优先级从高到低为I0I3输入为编

25、码信号输入为编码信号I3 I0 输出为输出为Y1 Y03321IIIY+=33210IIIIY+=信息与电气工程学院(b.) 键盘输入键盘输入8421BCD码编码器（分析）码编码器（分析） 2 3 4 5 6 7 8 9 0 1 S0 S1 S2 S4 S5 S6 S7 S8 S9 VCC 1k10 & & & & 1 & GS D C B A S3 代码输出代码输出 2 3 4 5 6 7 8 9 0 1 S0 S1 S2 S4 S5 S6 S7 S8 S9 VCC 1k10 & & & & 1 & GS D C B A S3 使能标志使能标志 2 3 4 5 6 7 8 9 0 1 S0

26、S1 S2 S4 S5 S6 S7 S8 S9 VCC 1k10 & & & & 1 & GS D C B A S3 编码输入编码输入 信息与电气工程学院 输输 入入输输 出出S0S1S2S3S4S5S6S7S8S9ABCDGS 111111111100000 111111111010011 111111110110001 111111101101111 111111011101101 111110111101011 111101111101001 111011111100111 110111111100101 101111111100011 011111111100001 该编码器为输入低电

27、平有效该编码器为输入低电平有效键盘输入键盘输入8421BCD码编码器码编码器功能表功能表 信息与电气工程学院优先编码器优先编码器CD4532的示意框图、引脚图的示意框图、引脚图2 集成电路编码器集成电路编码器 CD4532 I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EI EO GS 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 I4 I5 I6 I7 EI Y2 Y1 GND VCC EO GS I3 I2 I1 I0 Y0 信息与电气工程学院 I2 1 1 1 1 1 1 1 1 1 1 1 & & 1 & 1 & & 1 & 1 GS

28、 1 E1 1 & I1 I7 I6 I5 I4 I3 I0 EI Y2 Y1 Y0 CD4532电路图电路图信息与电气工程学院 优先编码器优先编码器CD4532功能表功能表输 入输 出EII7I6I5I4I3I2I1I0Y2Y1Y0GSEOLLLLLLHLLLLLLLLLLLLHHHHHHHLHLHHHLHLHLLHHLHHLHLLLHHLLHLHLLLLHLHHHLHLLLLLHLHLHLHLLLLLLHLLHHLHLLLLLLLHLLLHL为什么要设计为什么要设计GS、EO输出信号？输出信号？信息与电气工程学院用二片用二片CD4532构成构成1616线线-4-4线优先编码器线优先编码器,

29、 ,其逻辑图如下其逻辑图如下图所示，试分析其工作原理。图所示，试分析其工作原理。 。 CD4532(II) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS CD4532(I) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS EI2 EO2 EI1 EO1 A8 A9 A10 A11 A12 A13 A14 A15 A0 A1 A2 A3 A4 A5 A6 A7 L0 L1 GS2 L2 GS GS1 G3 G2 G1 G0 L3 1 1 00 0 0 0 0 0无编码输出无编码输出0信息与电气工程学院。 CD4532(II

30、) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS CD4532(I) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS EI2 EO2 EI1 EO1 A8 A9 A10 A11 A12 A13 A14 A15 A0 A1 A2 A3 A4 A5 A6 A7 L0 L1 GS2 L2 GS GS1 G3 G2 G1 G0 L3 1 1 1 1 11 0 0 0 00若无有效电平输入若无有效电平输入 0 1 1 1那块芯片的优先级高？那块芯片的优先级高？1若有效电平输入若有效电平输入信息与电气工程学院。 CD4532(II)

31、 I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS CD4532(I) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS EI2 EO2 EI1 EO1 A8 A9 A10 A11 A12 A13 A14 A15 A0 A1 A2 A3 A4 A5 A6 A7 L0 L1 GS2 L2 GS GS1 G3 G2 G1 G0 L3 1 1 1 1 10 1 0 0 00若有效电平输入若有效电平输入 1 1 1 1信息与电气工程学院译码器的分类：译码器的分类： 译码译码：译码是编码的逆过程，它能将二进制码翻译成代表某译码是编码的逆

32、过程，它能将二进制码翻译成代表某一特定含义的信号一特定含义的信号.(.(即电路的某种状态即电路的某种状态) )1 1 译码器的概念与分类译码器的概念与分类译码器译码器：具有译码功能的逻辑电路称为译码器具有译码功能的逻辑电路称为译码器。唯一地址译码器唯一地址译码器代码变换器代码变换器将一系列代码转换成与之一一对应的有效将一系列代码转换成与之一一对应的有效信号。信号。 将一种代码转换成另一种代码。将一种代码转换成另一种代码。 二进制译码器二进制译码器 二二十进制译码器十进制译码器显示译码器显示译码器常见的唯一地址译码器：常见的唯一地址译码器： 4.4.2 译码器译码器/ /数据分配器数据分配器信息

33、与电气工程学院 二进制译码器结构图二进制译码器结构图 x0 x1 xn-1 y0 y1 1- -ny EI 使能输入使能输入 二进制二进制译码器译码器 n 个输个输入端入端使能输使能输入端入端2n个输个输出端出端设输入端的个数为设输入端的个数为n，输出端的个数为，输出端的个数为M则有则有 M=2n信息与电气工程学院2线线 - 4线译码器的逻辑电路线译码器的逻辑电路(分析）分析） 1 A1 1 1 A0 & & & & E 0Y 1Y 2Y 3Y 功能表功能表LHHHHHLHLHHLHLHHLHHLLHHHLLLLHHHHHY3Y2Y1Y0A0A1E输出输出输输 入入010AAEY 011AAE

34、Y 012AAEY 013AAEY 信息与电气工程学院(a) 74HC139集成译码器集成译码器 Y0 Y1 Y2 Y3 E A0 A1 A0 A1 0Y 1Y 2Y 3Y E 1/2 74x139 (1) 二进制译码器二进制译码器功能表功能表LHHHHHLHLHHLHLHHLHHLLHHHLLLLHHHHHY3Y2Y1Y0A0A1E输出输 入2、集成电路译码器、集成电路译码器信息与电气工程学院逻辑符号说明逻辑符号说明逻辑符号框外部的逻辑符号框外部的符号，表示符号，表示外部输入或输出信号外部输入或输出信号名称，字名称，字母上面的母上面的“”号说明该输入号说明该输入或输出是低电平有效。符号框或输

35、出是低电平有效。符号框内部的输入、输出变量表示其内部的输入、输出变量表示其内部的逻辑关系。在推导表达内部的逻辑关系。在推导表达式的过程中，如果低有效的输式的过程中，如果低有效的输入或输出变量入或输出变量( (如如) )上面的上面的“”号参与运算号参与运算( (如如E E变为变为E E ) )，则，则在画逻辑图或验证真值表时，在画逻辑图或验证真值表时，注意将其还原为低有效符号注意将其还原为低有效符号。 E1 A 11 1 &Y0Y1Y2Y3A0 Y0Y2Y1Y3EA 1A0 信息与电气工程学院(b) 74HC138(74LS138)集成译码器集成译码器 A0 A1 A2 1E 2E E3 7Y

36、GND VCC 1Y 2Y 3Y 4Y 5Y 6Y 0Y 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 引脚图引脚图逻辑图逻辑图 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 (1) 二进制译码器二进制译码器信息与电气工程学院 E3 A0 A1 A2 1 1 0Y 1Y 1 2Y 3Y 1 1 1 1 & & & & & & & & 1 1 1 4Y 5Y 6Y 7Y 2E 1E & & & & & & & & & 74HC138集成译码器集成译码器逻辑图逻辑图0120AAAY 0121AAAY 0122AA

37、AY 0123AAAY 0125AAAY 0126AAAY 0124AAAY 0127AAAY 信息与电气工程学院74HC138集成译码器功能表集成译码器功能表2E1E0Y1Y2Y3Y4Y5Y6Y7YLHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHHLHHHHHHHHHXHHHHHHHHHA2E3输输 出出输输 入入A1A0信息与电气工程学院 A B C E Y0 Y1 Y7 Y5 Y2 Y6 Y4 Y3

38、1 1、已知下图所示电路的、已知下图所示电路的输入信号的波形试画出译码器输出的波形。输入信号的波形试画出译码器输出的波形。译码器的应用译码器的应用 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 A0 +5V E Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 C B A 信息与电气工程学院 74H C138 Y0 Y1 +5V Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 1/274H C139 B0 B1 B2 B3 B4 (0) Y0 Y1 Y2 Y3 E A0 A1 24L 0L 7L 8L 15L 16L

39、23L 31L 74H C138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 (I) 74H C138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 74H C138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 (II) (III) 2、译码器的扩展译码器的扩展用用74X139和和74X138构成构成5线线-32线译码器线译码器信息与电气工程学院3 3线线88线译码器的线译码器的 含三变量函数的全部最小项。含三变量函数的全部最小项。Y Y0 0Y Y7 7基于这一点用该器件能够

40、方便地实现三变量逻辑函数。基于这一点用该器件能够方便地实现三变量逻辑函数。3、用译码器实现逻辑函数。、用译码器实现逻辑函数。0120AAAY 0m 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 A0 +5V E Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A B C 11mCBAY 77mCBAY 22mBCAY .当当E3 =1 ，E2 = E1 = 0时时信息与电气工程学院7620mmmm 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 7620mmmm ABCAL 用一片用一片7

41、4HC138实现函数实现函数首先将函数式变换为最小项之和的形式首先将函数式变换为最小项之和的形式在译码器的输出端加一个与非门，即可实现给定的组合在译码器的输出端加一个与非门，即可实现给定的组合逻辑函数逻辑函数. +5V A B C L & 7620YYYY ABCCABCBACBAL 信息与电气工程学院数据分配器：相当于多输出的单刀多掷开关，是一种能将数据分配器：相当于多输出的单刀多掷开关，是一种能将从数据分时送到多个不同的通道上去的逻辑电路。从数据分时送到多个不同的通道上去的逻辑电路。数据分配器示意图数据分配器示意图 数数据据输输入入 通通道道选选择择信信号号 Y0 Y1 Y7 用用74HC

42、138组成数据分配器组成数据分配器信息与电气工程学院用译码器实现数据分配器用译码器实现数据分配器 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 A0 +5V D= E2 E1 Y0 Y0 010YCBADEEY232 当当ABC = 010 时，时，Y2=DCBA信息与电气工程学院输输 入入输输 出出E3E2E1A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7LLXXXXHHHHHHHHHLDLLLDHHHHHHHHLDLLHHDHHHHHHHLDLHLHHDHHHHHHLDLHHHHHDHHHHHLDHLLHHHHDHHHHLDHLHHHHH

43、HDHHHLDHHLHHHHHHDHHLDHHHHHHHHHHD74HC138译码器作为数据分配器时的功能表译码器作为数据分配器时的功能表 信息与电气工程学院 集成二集成二十进制译码器十进制译码器 744212345678910111213141516Y1Y2Y3Y4Y5Y6Y0GNDY7Y8Y9A3A2A1A0VCC A0 A1 A2 A3 1 1 1 1 1 1 1 1 & & & & & & & & & & Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 功能：将功能：将8421BCD码译成为码译成为10个状态输出。个状态输出。 信息与电气工程学院十进制数BCD输入输 出A3

44、A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7Y8Y90LLLLLHHHHHHHHH1LLLHHLHHHHHHHH2LLHLHHLHHHHHHH3LLHHHHHLHHHHHH4LHLLHHHHLHHHHH5LHLHHHHHHLHHHH6LHHLHHHHHHLHHH7LHHHHHHHHHHLHH8HLLLHHHHHHHHLH9HLLHHHHHHHHHHL对于对于BCD代码以外的伪码（代码以外的伪码（10101111这这6个代码）个代码）Y0 Y9 均均为高电平。为高电平。 （2） 集成二集成二十进制译码器十进制译码器7442功能表功能表信息与电气工程学院显示译码器显示译码器 脉脉冲冲信信号号 计计

45、数数器器 译译码码器器 驱驱动动器器 显显示示器器 KHz 信息与电气工程学院数字显示译码器数字显示译码器按显示方式分按显示方式分字型重叠式字型重叠式它是将不同字符的电极重叠起来，要显示某字符，只须使相应它是将不同字符的电极重叠起来，要显示某字符，只须使相应的电极发的电极发 亮即可，如辉光放电管、边光显示管等。亮即可，如辉光放电管、边光显示管等。点阵式点阵式它由一些按一定规律排列的可发光的点阵所组成，利用光它由一些按一定规律排列的可发光的点阵所组成，利用光点的不同组合便可显示不同的数码，如场致发光记分牌。点的不同组合便可显示不同的数码，如场致发光记分牌。 分段式分段式数码是由分布在同一平面上若

46、干段发光的笔划组成，如荧光数码是由分布在同一平面上若干段发光的笔划组成，如荧光数码管等。数码管等。在学习数字显示译码器之前，首先认识数字显示器。在学习数字显示译码器之前，首先认识数字显示器。信息与电气工程学院数字显示译码器数字显示译码器发光物质分发光物质分半导体显示器半导体显示器发光二极管发光二极管(LED)荧光显示器荧光显示器 如荧光数码管、场致发光数字板等如荧光数码管、场致发光数字板等 液晶显示器液晶显示器LCD显示器显示器气体放电管显示器气体放电管显示器如辉光数码管、等离子体显示板等。如辉光数码管、等离子体显示板等。 信息与电气工程学院1. 七段显示译码器七段显示译码器（1 1）最常用的

47、显示器有：半导体发光二极管和液晶显示器。）最常用的显示器有：半导体发光二极管和液晶显示器。 a b c d e f g 共阳极显示器共阳极显示器 a b c d e f g 共阴极显示器共阴极显示器abcdfge显示器分段布局图显示器分段布局图信息与电气工程学院常用的集成七段显示译码器常用的集成七段显示译码器 -CMOS七段显示译码器七段显示译码器74HC4511 a b c d e f g D0 74HC4511 D3 D2 D1 LT BL LE 信息与电气工程学院LTHHLHHHHHLLHHHL9HHHHHHHLLLHHHL8LLLLHHHHHHLHHL7HHHHHLLLHHLHHL6H

48、HLHHLHHLHLHHL5HHLLHHLLLHLHHL4HLLHHHHHHLLHHL3HLHHLHHLHLLHHL2LLLLHHLHLLLHHL1LHHHHHHLLLLHHL0gfedcba字形字形输输 出出输输 入入十进十进制或功制或功能能D3D2D1D0BLLECMOS七段显示译码器七段显示译码器74HC4511功能表功能表信息与电气工程学院*HHH锁锁 存存熄灭熄灭LLLLLLLHL灭灭 灯灯HHHHHHHL灯测试灯测试熄灭熄灭LLLLLLLHHHHHHL15熄灭熄灭LLLLLLLLHHHHHL14熄灭熄灭LLLLLLLHLHHHHL13熄灭熄灭LLLLLLLLLHHHHL12熄灭熄灭

49、LLLLLLLHHLHHHL11熄灭熄灭 LLLLLLLLHLHHHL10LTgfedcba字形字形输输 出出输输 入入十进制十进制或功能或功能BLLED3D2D1D0CMOS七段显示译码器七段显示译码器74HC4511功能表功能表(续续)信息与电气工程学院例例 由由74HC4511构成构成24小时及分钟的译码电路如图所示，小时及分钟的译码电路如图所示，试分析小时高位是否具有零熄灭功能。试分析小时高位是否具有零熄灭功能。 H7 H6 H5 H4 0 (0) 45114 显显示示器器4 1 (0) (I) (II) (III) ag ag ag ag LT LE BL (III) D3 D2 D

50、1 D0 LT LE BL (I) LT LE BL (II) LT LE BL 1 H3 H2 H1 H0 M7 M6 M5 M4 M3 M2 M1 M0 D3 D2 D1 D0 D3 D2 D1 D0 D3 D2 D1 D0 信息与电气工程学院4.3.3 数据选择器数据选择器1 1、数据选择器的定义与功能、数据选择器的定义与功能 数据选择的功能：在通道选数据选择的功能：在通道选择信号的作用下，将多个通择信号的作用下，将多个通道的数据分时传送到公共的道的数据分时传送到公共的数据通道上去的。数据通道上去的。数据选择器：能实现数据选择功能的逻辑电路。它的作用数据选择器：能实现数据选择功能的逻辑电

51、路。它的作用相当于多个输入的单刀多掷开关，相当于多个输入的单刀多掷开关，又称又称“多路开关多路开关” ” 。 通通道道选选择择数数据据输输出出 I0 I1 12- -nI 信息与电气工程学院 S1 S0 E 1 1 1 I 0 I 1 I 2 I 3 & 1 Y 4选选1数据选择器数据选择器2 2 位地址位地址码输入端码输入端使能信号输使能信号输入端，低电入端，低电平有效平有效1 1路数据输路数据输出端出端（1 1）逻辑电路）逻辑电路数数据据输输入入端端信息与电气工程学院（2）工作原理及逻辑功能）工作原理及逻辑功能0 0I I3 30 11 01 1=1=1=0=0 S1 S0 E 1 1 1

52、 I 0 I 1 I 2 I 3 & 1 Y 301201101001ISSISSISSISSY 33221100mImImImIY 功能表功能表01YS0S1E地址使能输出输 入000I0001I1010I2011I3信息与电气工程学院74LS151功能框功能框图图D7YYE7474HC151151D6D5D4D3D2D1D0S2S1S02、集成电路数据选择器、集成电路数据选择器8选选1数据选择器数据选择器74HC151信息与电气工程学院2 2、集成电路数据选择器、集成电路数据选择器 E D0 D1 D2 D3 D4 D5 D6 D7 S0 S1 S2 Y Y 1 1 1 1 1 1 1 &

53、 & & & & & & & & & 2 2个互补个互补输出端输出端8 8 路数据路数据输入端输入端1 1个使能个使能输入端输入端3 3 个地址个地址输入端输入端74LS151的逻辑图的逻辑图信息与电气工程学院输 入输 出使 能选 择YYES2S1S0HXXXLHLLLLD0LLLHD1LLHLD2LLHHD3LHLLD4LHLHD5LHHLD6LHHHD73、74LS151的功能表的功能表0D1D2D3D4D5D6D7D70126012501240123012201210120012DSSSDSSSDSSSDSSSDSSSDSSSDSSSDSSSY iiimDY 70当当E=1时，时，Y=0

54、 。 当当E=0时时信息与电气工程学院数据选择器组成逻辑函数产生器数据选择器组成逻辑函数产生器控制控制Di ，就可得到不同的逻辑函数。就可得到不同的逻辑函数。5 5、数据选择器、数据选择器74LS151的的应用应用当当D0 =D3=D5 = D7=0D1 =D2=D4= D6=1 时：时：当当D0 =D3=D5 = D7=1D1 =D2=D4= D6=0 时：时：D7YYE74LS15174LS151D6D5D4D3D2D1D0S2S1S0iiimDY 706421mmmmY 7530mmmmY 当当E=0时时：信息与电气工程学院比较比较Y与与L，当，当 D3=D5=D6=D7= 1 D0=D

55、1=D2=D4=0时时，0D7E74HC151D6D5D4D3D2D1D0S2S1S0LYXYZ1Y=L例例1 试用试用8选选1数据选择器数据选择器74LS151产生逻辑函数产生逻辑函数 XYZYXYZXL ZXYXYZYXYZXXYZYXYZXL Z)Z(Z0 E2SX 1SY 0SZ 7766554433221100DmDmDmDmDmDmDmDmY 7653mmmmL 解解:信息与电气工程学院利用利用8 8选选1 1数据选择器组成函数产生器的一般步骤数据选择器组成函数产生器的一般步骤a a、将函数变换成最小项表达式、将函数变换成最小项表达式b b、将使器件处于使能状态、将使器件处于使能状

56、态c c、地址、地址信号信号S2、 S1 、 S0 作为函数的输入变量作为函数的输入变量d d、处理数据输入、处理数据输入D0D7信号电平。逻辑表达式中有信号电平。逻辑表达式中有mi ,则相应则相应Di =1，其他的数据输入端均为，其他的数据输入端均为0。总结总结: :信息与电气工程学院用两片用两片74151组成二位八选一的数据选择器组成二位八选一的数据选择器 数据选择器的扩展位的扩展数据选择器的扩展位的扩展 S2 S1 S0 D00 D01 D02 D03 D04 D05 D06 D07 Y Y0 Y1 74HC151 0Y 1Y D0 D1 D2 D3 D4 D5 D6 D7 S0 S2

57、S1 E Y E D10 D11 D12 D13 D14 D15 D16 D17 Y 74HC151 D0 D1 D2 D3 D4 D5 D6 D7 S0 S2 S1 E Y (0) (I) 信息与电气工程学院字的扩展字的扩展 将将两片两片74LS151连接成一个连接成一个16选选1的数据选择器，的数据选择器， D C B A D0 D1 D2 D3 D4 D5 D6 D7 Y 74HC151 D0 D1 D2 D3 D4 D5 D6 D7 S0 S2 S1 E Y D8 D9 D10 D11 D12 D13 D14 D15 Y D0 D1 D2 D3 D4 D5 D6 D7 S0 S2 S1

58、 E Y 1 Y Y 1 & (0) 74HC151 (I) 信息与电气工程学院 0 1 0 0 1 1 0 1 L 74HC151 E S2 S1 S0 Y S2 S1 S0 实现并行数据到串行数据的转换实现并行数据到串行数据的转换 S0 S1 L S2 0 1 0 0 1 1 0 1 信息与电气工程学院1. 1 位数值比较器位数值比较器(设计设计) 数值比较器：对两个数值比较器：对两个1位数字进行比较（位数字进行比较（A、B），以），以判断其大小的逻辑电路。判断其大小的逻辑电路。输入：两个一位二进制数输入：两个一位二进制数 A、B。 输出：输出： FBA=1，表示，表示A大于大于BFBAB

59、A=FBAABBA+=FBA=一位数值比较器真值表一位数值比较器真值表10011001010101010000FA=BFABBA输输 出出输输 入入信息与电气工程学院2. 2 位数值比较器：位数值比较器：输入：两个输入：两个2 2位二进制数位二进制数 A=A1 A0 、B=B1 B0能否用能否用1 1位数值比较器设计两位数值比较器位数值比较器设计两位数值比较器? ? 比较两个比较两个2 2 位二进制数的大小的电路位二进制数的大小的电路当高位当高位（A1、B1）不相等时，无需比较低位（）不相等时，无需比较低位（A0、B0），高），高位比较的结果就是两个数的比较结果。位比较的结果就是两个数的比较结

60、果。当高位相等时，两数的比较结果由低位比较的结果决定。当高位相等时，两数的比较结果由低位比较的结果决定。用一位数值比较器设计多位数值比较器的原则用一位数值比较器设计多位数值比较器的原则信息与电气工程学院 真值表真值表001010100A0 B0A0 B0A0 = B0A1 = B1A1 = B1A1 = B1010A1 B1FA=BFABA0 B0A1 B1输输 出出输输 入入FAB = (A1B1) + ( A1=B1)(A0B0)FA=B=(A1=B1)(A0=B0)FAB = (A1B1) + ( A1=B1)(A0B = (A1B1) + ( A1=B1)(A0B0)FA=B=(A1=