基于vhdl语言的数字钟设计说明书

1、数字时钟的设计摘要：在这快速发展的年代，时间对人们来说是越来越宝贵，在快节奏的生活时，人们往往忘记了时间，一旦遇到重要的事情而忘记了时间，这将会带来很大的损失。因此我们需要一个定时系统来提醒这些忙碌的人。数字化的钟表给人们带来了极大的方便。近些年，随着科技的发展和社会的进步，人们对数字钟的要求也越来越高，传统的时钟已不能满足人们的需求。本设计主要研究基于FPGA的数字钟，要求时间以24小时为一个周期,显示时、分、秒。关键字：数字时钟，EDA，FPGA，VHDL，Max_Plus_II引言本设计采用的VHDL是一种全方位的硬件描述语言，具有极强的描述能力，能支持系统行为级、寄存器传输级和逻辑门级

2、三个不同层次的设计；支持结构、数据流、行为三种描述形式的混合描述、覆盖面广、抽象能力强，因此在实际应用中越来越广泛。ASIC是专用的系统集成电路，是一种带有逻辑处理的加速处理器。而FPGA是特殊的ASIC芯片，与其他的ASIC芯片相比，它具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检测等优点。钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。1.

3、 课题相关技术的发展当今电子产品正向功能多元化,体积最小化,功耗最低化的方向发展。它与传统的电子产品在设计上的显著区别师大量使用大规模可编程逻辑器件，使产品的性能提高，体积缩小，功耗降低.同时广泛运用现代计算机技术，提高产品的自动化程度和竞争力，缩短研发周期。EDA技术正是为了适应现代电子技术的要求，吸收众多学科最新科技成果而形成的一门新技术。美国ALTERA公司的可编程逻辑器件采用全新的结构和先进的技术，加上MaxplusII(或最新的QUARTUS)开发环境，更具有高性能，开发周期短等特点，十分方便进行电子产品的开发和设计。EDA技术，技术以大规模可编程逻辑器件为设计载体，以硬件描述语言为

4、系统逻辑描述主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件的方式设计的电子系统到硬件系统的逻辑编译，逻辑化简，逻辑分割，逻辑映射，编程下载等工作。最终形成集成电子系统或专用集成芯片的一门新技术。本设计利用VHDL硬件描述语言结合可编程逻辑器件进行的，并通过数码管动态显示计时结果。数字钟可以由各种技术实现，如单片机等.利用可编程逻辑器件具有其他方式没有的特点，它具有易学，方便，新颖，有趣，直观，设计与实验项目成功率高，理论与实践结合紧密，体积小，容量大，I/O口丰富，易编程和加密等特点，并且它还具有开放的界面，丰富的设计库，模块

5、化的工具以及LPM定制等优良性能，应用非常方便。因此，本设计采用可编程逻辑器件实现。本设计主要研究基于FPGA的数字钟，要求时间以24小时为一个周期,显示年、月、日、时、分、秒。具有校时以及报时功能，可以对年、月、日、时、分及秒进行单独校对，使其校正到标准时间。2. 数字钟整体设计方案2.1 数字钟的功能1）以24小时制显示时、分、秒计数； 2）时间清零，时设置，分设置功能；3）整点报时功能。2.2 引脚说明以及设计方案clk为秒脉冲输入端，由晶振与分频计数器（CD4060）组成的脉冲发生电路提供频率为1Hz的秒脉冲输入信号；smclk为动态扫描控制模块的输入端，由脉冲发生电路输入频率约1kH

6、z的脉冲信号；hourset、minset和reset分别为时设置、分设置和时间清零输入端，连接按钮开关；a、b、c、d、e、f、g、dp为显示段码输出，接数码管的段码输入（led7s6-len7s0）；sel0、sel1、sel2接SN74LS138N译码器的输入端。3. 可编程逻辑器件FPGA的顶层设计用顶层设计采用原理图输入设计、底层设计采用VHDL设计的原理图与VHDL混合设计方法设计带整点报时功能的数字钟，所以此设计可分为顶层与底层设计，共分为六个模块，即时模块、分模块、秒模块、动态扫描控制模块、段码译码模块和整点报时模块。秒模块主体为60进制的计数器，daout为向动态扫描控制模块

7、提供秒的个位和十位数据的信号。reset 为秒清零；enmin为分钟进位，每60秒产生一个高电平的信号，作为分模块的时钟输入；clk为秒模块的时钟输入，接1Hz脉冲信号；min_set为分钟设置，低电平是不影响秒模块工作，当它为高电平时，enmin信号会随之产生一个和clk频率相同的信号，达到调整分钟的目的。分模块主体为60进制的计数器，daout为向动态扫描控制模块提供分的个位和十位数据的信号。Enhour为分钟进位，每60分产生一个高电平的信号，作为时模块的时钟输入；秒计数到60时的进位输出信号enhour1和分钟调整输入信号minset，经或关系后接分的脉冲输入端clk； clk1为时调

8、整脉冲，接1Hz脉冲； hour_set为时钟设置，低电平是不影响分模块工作，当它为高电平时，enmin信号会随之产生一个和clk频率相同的信号，达到调整时的目的。时模块为一个24进制的计数器，daout为向动态扫描控制模块提供秒的个位和十位数据的信号。分计数到60时的进位输出信号enhour1和时调整输入信号hourset，经或关系后接时脉冲输入端clk。daout为向动态扫描控制模块提供时的个位和十位数据的信号。动态扫描模块中smclk为动态扫描控制模块的脉冲输入，由外部脉冲发生电路提供，频率约为1kHz；sel0、sel1、sel2接外部38译码器74LS138的输入端A、B、C；sec

9、6.0、min6.0、hour5.0分别为秒模块、分模块、时模块计数段码输出控制信号。该模块实现时间的动态扫描显示控制。整点报时模块用于产生整点时的LED发光二极管彩灯和报时输出。整点声音报时输出信号speak接蜂鸣器输入，信号lamp2.0控制整点时产生60秒的LED发光二极管彩灯闪烁报时输出信号。图2-1 顶层电路设计原理图4.数字时钟的底层模块设计4.1 秒模块设计图3-1 秒模块顶层设计原理图4.1.1 秒模块VHDL程序library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity sec

10、 isport(clk,reset,min_set:in std_logic;-clk为1Hz的秒脉冲输入信号，reset为秒清零（复位）信号 -min_set为分钟调整 enmin:out std_logic; -enmin为秒模块进位输出daout:out std_logic_vector(6 downto 0); -2n-160，n=7，27=64，分钟用7位二进制数表示 -daout（6.4）为十位，daout（3.0）为个位，60循环计数end entity sec;architecture behave of sec is signal count:std_logic_vector

11、(6 downto 0); -定义内部计数节点，60循环计数 signal enmin1,enmin2:std_logic;-enmin为60秒产生的进位，enmin2为调分键产生的向分模块的进位begindaout<=count;enmin2<=(min_set and clk);enmin<=(enmin1 or enmin2); -60秒钟到和调分键均向分模块产生进位脉冲process(clk,reset,min_set)beginif(reset='0')then count<="0000000" -检测秒模块的1Hz脉冲上升

12、沿elsif(clk'event and clk='1')thenif(count(3 downto 0)="1001")then -秒的个位是否到“9”if count(6 downto 4)="101"then -秒各位到“9”后，十位计数到“5”enmin1<='1'-秒模块的60秒进位输出enmin置“1”，向分模块产生进位count<="0000000" -秒计数值“0000000”（零秒）elsecount<=count+7; -秒各位到“9”后，十位计数没到“5”

13、，则加“7”变为“0”，同时向十位进位end if;elsecount<=count+1; -秒个位没计到“9”时，秒计数值加“1”enmin1<='0' -秒模块的60秒进位输出enmin1置“0”，不向分模块进位end if;end if;end process;end behave;4.2 秒模块的仿真实现由图3-2可以看出 clk输入脉冲信号时，动态扫描控制模块daout和count开始启动计数，此时分设置min_set为低电平。在570.0ns时将min_set设置为高电平，此刻分进位enmin产生与clk相同频率的信号脉冲，当在593.0.0ns时，mi

14、n_set为低电平，那么enmin也为低电平（无脉冲）。当723.0ns时，清零reset设置为低电平，此刻daout和count都将清零，当735.0ns时reset恢复为高电平，daout和coutn两者重新开始计数。605.0ns时daout计数到六十，enmin产生脉冲后daout和count清零并重新开始计数。如上所述功能实现。图3-2 秒模块仿真图4.3 分模块设计图3-3 分模块顶层设计原理图4.3.1 分模块VHDL程序LIBRARY ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;ENTITY

15、min ISPORT(clk,clk1,hour_set:IN STD_LOGIC; -clk为分钟模块的脉冲输入信号，接秒模块的进位输出 -clk1接秒脉冲输入，hour_set为小时调整enhour:OUT STD_LOGIC; -enhour为分钟模块的进位输出daout:OUT STD_LOGIC_VECTOR(6 DOWNTO 0);-2n-160，n=7，27=64，分钟用7位二进制数表示-daout（6.4）为十位，daout（3.0），60循环计数END ENTITY min;ARCHITECTURE behave OF min ISSIGNAL count:STD_LOGIC

16、_VECTOR(6 DOWNTO 0);-定义内部计数节点，60循环计数SIGNAL enhour1,enhour2:STD_LOGIC;-enhour1为60分钟产生的进位。enhour2为调时键的脉冲BEGINdaout<= count;enhour2<=(hour_set and clk1);enhour<=(enhour1 or enhour2); -60分钟到和调时键均向小时模块产生进位脉冲PROCESS(clk)BEGINIF(clk'event and clk='1')THEN -检测分钟模块的脉冲上升沿IF(count(3 downto

17、 0)="1001")THEN -分钟的各位是否到“9”IF count(6 downto 4)="101"THEN -分钟各位到“9”后，十位计数到“5”enhour1<='1'-分钟模块的60分钟进位输出enhour1置“1”，向时模块产生进位count<="0000000" -分钟计数值回零“0000000”（零分）ELSEcount<=count+7; -分钟各位到“9”后，十位计数没到“5”，则“7”变为“0”，同时向十位进位END IF;ELSEcount<=count+1; -分钟

18、各位没计到“9”时，分钟计数值加“1”enhour1<='0' -分钟模块的60分钟进位输出enhour1置“0”，不向时模块进位END IF;END IF;END PROCESS;END behave; 4.3.2 分模块的仿真实现由图3-4可以看出，当clk输入脉冲信号时，态扫描控制模块daout和count开始启动计数，这时时进位enhour为低电平，且时设置hour_set也为低电平。在1.05us时，将hour_set设置为高电平，此时enhour产生与clk1相同的频率信号。当1.09us时，hour_set恢复低电平，enhour也变为低电平（无脉冲）。1.

19、21us时，daout计数到60，enhour产生脉冲，daout和count清零并将重新计数。如上所述功能实现。图3-4 分模块仿真图4.4 时模块设计图3-5 时模块顶层设计原理图4.4.1 时模块VHDL程序LIBRARY ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;ENTITY hour ISPORT(clk:IN STD_LOGIC;daout:OUT STD_LOGIC_VECTOR(5 DOWNTO 0);- 2n-124，n=6，26 =32，小时用6位二进制数表示-daout（5.4）为十位

20、，daout（3.0）为个位，24循环计数END ENTITY hour;ARCHITECTURE behave OF hour ISSIGNAL count:STD_LOGIC_VECTOR(5 DOWNTO 0);-定义内部计数节点，24循环计数BEGINdaout<=count;PROCESS(clk)BEGINIF(clk'event and clk='1')THEN -检测小时模块的脉冲上升沿IF(count(3 downto 0)="1001")THEN -小时的各位是否到“9”IF(count<16#23#)THEN cou

21、nt<=count+7; -小时各位到“9”后，计数没到“23”，则加“7”变为“0”，同时向十位进位ELSE count<="000000"-小时各位到“9”后，如果计数值大于“23”，则置小时为“零”END IF;ELSIF(count<16#23#)THEN count<=count+1;-小时个位没计到“9”且计数没到“23”时，加“1”ELSE count<="000000" -小时计数已到“23”时，计数值回零“000000”（零时）END IF;END IF;END PROCESS;END behave;4.4

22、.2 时模块的仿真实现由图3-6可以看出，当clk输入脉冲信号时，动态扫描控制模块daout和count开始启动计数。在970.0ns时，daout和count达到24，并且从重新开始计数。如上所述功能实现。图3-6 时模块仿真图4.5 动态显示扫描模块设计图3-7 动态显示扫描模块顶层设计原理图4.5.1 动态显示扫描模块VHDL程序library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity selmk isport(clk1:in s

23、td_logic; -动态扫描输入脉冲sec,min:in std_logic_vector(6 downto 0); -7位二进制数表示的秒、分计数输入hour:in std_logic_vector(5 downto 0); -6位二进制数表示的小时计数输入daout:out std_logic_vector(3 downto 0); -4位十进制码计数输入dp:out std_logic; -时、分、秒间的间隔“点”输出sel:out std_logic_vector(2 downto 0); -3位数码管位选输出，接外部3-8译码器输出，译码输出再经驱动接数码管共阴极端end enti

24、ty selmk;architecture behave of selmk issignal count:std_logic_vector(2 downto 0); -定义内部计数节点，六进制循环计数（6个数码管显示）beginsel<=count;process(clk1)beginif(clk1'event and clk1='1')then -检测动态扫描输入脉冲上升沿if(count>="101")then count<="000"else count<=count+1; -“000101”六进制循

25、环计数end if;end if;case count iswhen"000"=>daout<=sec(3 downto 0);dp<='0'-“000”时选择“秒的各位”计数值显示，点不亮when"001"=>daout(3)<='0'daout(2 downto 0)<=sec(6 downto 4);dp<='0' -“001”时选择“秒的各位”计数值显示，点不亮when"010"=>daout<=min(3 downto 0)

26、;dp<='1'-“010”时选择“分的各位”计数值显示，点亮when"011"=>daout(3)<='0'daout(2 downto 0)<=min(6 downto 4);dp<='0'-“011”时选择“分的各位”计数值显示，点不亮when"100"=>daout<=hour(3 downto 0);dp<='1'-“100”时选择“时的各位”计数值显示，点亮when others=>daout(3 downto 2)<=

27、"00"daout(1 downto 0)<=hour(5 downto 4);dp<='0'-“101”时选择“时的各位”计数值显示，点不亮end case;end process;end behave;4.5.2 动态显示扫描模块的仿真实现由图3-8可以看出，当clk1输入脉冲信号时，随着信号的变化，sec的十位、个位，min的十位、个位，hour的十位、个位分别送进了daout中。图3-8 动态显示扫描模块顶层设计原理图4.6 段码译码模块设计图3-9 段码译码顶层设计原理图4.6.1 段码译码模块VHDL程序library ieee;us

28、e ieee.std_logic_1164.all;entity decl7s isport(num:in std_logic_vector(3 downto 0);led7s:out std_logic_vector(6 downto 0);end entity decl7s;architecture behave of decl7s isbeginprocess(num)begincase num is -abcdefg -字形when"0000"=>led7s<="1111110"when"0001"=>led

29、7s<="0110000"when"0010"=>led7s<="1101101"when"0011"=>led7s<="1111001"when"0100"=>led7s<="0110011"when"0101"=>led7s<="1011011"when"0110"=>led7s<="1011111"when

30、"0111"=>led7s<="1110000"when"1000"=>led7s<="1111111"when"1001"=>led7s<="1111011"when others=>null;end case;end process;end behave;4.6.2 段码译码模块的仿真实现由图3-10可以看出，此模块是将扫描模块的dout信号输出的BCD码转换为数码管可以显示的段码。如上所述功能实现。图 3-10段码译码模块时序仿

31、真图4.7整点报时模块设计图3-11 整点报时模块顶层设计原理图4.7.1 整点报时模块VHDL程序LIBRARY ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity bsmk isport(clk:in std_logic; -脉冲输入，可接1Hz秒脉冲输入，用于整点声报时发出间断报时响声dain:in std_logic_vector(6 downto 0); -分钟模块计数输入speak:out std_logic; -整点声报时输出，外接蜂鸣器lamp:out std_logic_vector(

32、2 downto 0);-整点光报时输出，可外接红、蓝、黄三个发光二极管end entity bsmk;architecture behave of bsmk issignal count:std_logic_vector(1 downto 0); -定义内部计数节点beginprocess(clk)beginspeak<=count(0)and clk; -整点时进行声报时if(clk'event and clk='1')thenif(dain="0000000")then -“0000000”（“零分”）时，即为整点if(count>

33、"10")then count<="01"else count<=count+1;end if;if(count="01")then lamp<="001" -整点光报时，可接红色发光二极管elsif(count="10")then lamp<="010" -整点光报时，可接绿色发光二极管elsif(count="11")then lamp<="100" -整点光报时，可接黄色发光二极管end if;els

34、e lamp<="000" count(0)<='0' -没到整点时，无声光报时输出end if;end if;end process;end behave;4.7.2 整点报时模块的仿真实现clk为脉冲输入信号，lamp表示报警灯的信号显示，speak表示蜂鸣器报警信号显示。由图3-12可以看出，当clk输入脉冲信号时，dain并没有信号产生。而count开始启动计数，在40.0ns时,报时speak开始报警，lamp闪烁显示。在210.0ns时，dain变为1，speak和lamp都变为低电平（不再报警）。由此可以看出在dain为零时，分钟即

35、为零。如上所述功能实现。图3-12 整点报时模块仿真图总结在此次的数字钟设计过程中，最终结果与预期效果基本一致更进一步地了解和熟悉有关数字电路的知识和具体的应用。学会了利用MAX+PlusII硬件描述语言VHDL编写程序。并能根据仿真结果分析设计的存在的问题和缺陷，从而进行程序的调试和完善。此次的数字钟设计重点在于报时模块的代码编写。通过这次的设计实验更进一步地增强了实验的动手能力，对数字钟的工作与原理有了更加透彻的理解。参考文献1 谭会生，张昌凡. EDA技术及应用. 西安：西安电子科技大学出版社，2001.92 赵曙光，郭万有，杨颂华. 可编程逻辑器件原理、开发与应用. 西安：西安电子科技

36、大学出版社，2000.83 潘松，黄继业. EDA技术实用教程. 北京：科学出版社，2002.104 李洋，张晓燕，田晓平编. EDA技术实用教程. 北京：机械工业出版社，2004.7大学本科生毕业设计（论文）撰写规范本科生毕业设计（论文）是学生在毕业前提交的一份具有一定研究价值和实用价值的学术资料。它既是本科学生开始从事工程设计、科学实验和科学研究的初步尝试，也是学生在教师的指导下，对所进行研究的适当表述，还是学生毕业及学位资格认定的重要依据。毕业论文撰写是本科生培养过程中的基本训练环节之一，应符合国家及各专业部门制定的有关标准，符合汉语语法规范。指导教师应加强指导，严格把关。1、论文结构及

37、要求论文包括题目、中文摘要、外文摘要、目录、正文、参考文献、致谢和附录等几部分。1.1 题目论文题目应恰当、准确地反映论文的主要研究内容。不应超过25字，原则上不得使用标点符号，不设副标题。1.2 摘要与关键词1.2.1 摘要本科生毕业设计（论文）的摘要均要求用中、英两种文字给出，中文在前。摘要应扼要叙述论文的研究目的、研究方法、研究内容和主要结果或结论，文字要精炼，具有一定的独立性和完整性，摘要一般应在300字左右。摘要中不宜使用公式、图表，不标注引用文献编号，避免将摘要写成目录式的内容介绍。1.2.2 关键词关键词是供检索用的主题词条，应采用能覆盖论文主要内容的通用技术词条（参照相应的技术

38、术语标准），一般列35个，按词条的外延层次从大到小排列，应在摘要中出现。1.3 目录目录应独立成页，包括论文中全部章、节的标题及页码。1.4 论文正文论文正文包括绪论、论文主体及结论等部分。1.4.1 绪论绪论一般作为论文的首篇。绪论应说明选题的背景、目的和意义，国内外文献综述以及论文所要研究的主要内容。文管类论文的绪论是毕业论文的开头部分，一般包括说明论文写作的目的与意义，对所研究问题的认识以及提出问题。绪论只是文章的开头，不必写章号。毕业设计（论文）绪论部分字数不多于全部论文字数的1/4。1.4.2 论文主体论文主体是论文的主要部分，要求结构合理，层次清楚，重点突出，文字简练、通顺。论文主

39、体的内容要求参照大学本科生毕业设计（论文）的规定第五章。论文主体各章后应有一节“本章小结”。1.4.3 结论结论作为单独一章排列，但不加章号。结论是对整个论文主要成果的归纳，要突出设计（论文）的创新点，以简练的文字对论文的主要工作进行评价，一般为4001000字。1.5参考文献参考文献是论文不可缺少的组成部分，它反映了论文的取材来源和广博程度。论文中要注重引用近期发表的与论文工作直接有关的学术期刊类文献。对理工类论文，参考文献数量一般应在15篇以上，其中学术期刊类文献不少于8篇，外文文献不少于3篇；对文科类、管理类论文，参考文献数量一般为1020篇，其中学术期刊类文献不少于8篇，外文文献不少于

40、3篇。在论文正文中必须有参考文献的编号，参考文献的序号应按在正文中出现的顺序排列。产品说明书、各类标准、各种报纸上刊登的文章及未公开发表的研究报告（著名的内部报告如PB、AD报告及著名大公司的企业技术报告等除外）不宜做为参考文献引用。但对于工程设计类论文，各种标准、规范和手册可作为参考文献。引用网上参考文献时，应注明该文献的准确网页地址，网上参考文献不包含在上述规定的文献数量之内。1.6 致谢对导师和给予指导或协助完成论文工作的组织和个人表示感谢。内容应简洁明了、实事求是，避免俗套。1.7附录如开题报告、文献综述、外文译文及外文文献复印件、公式的推导、程序流程图、图纸、数据表格等有些不宜放在正

41、文中，但有参考价值的内容可编入论文的附录中。2、论文书写规定2.1 论文正文字数理工类 论文正文字数不少于20 000字。文管类 论文正文字数1200020000字。其中汉语言文学专业不少于7 000字。外语类 论文正文字数800010000个外文单词。艺术类 论文正文字数3 0005 000字。2.2 论文书写本科生毕业论文用B5纸计算机排版、编辑与双面打印输出。论文版面设置为：毕业论文B5纸、纵向、为横排、不分栏，上下页边距分别为2.5cm和2cm，左右页边距分别为2.4cm和2cm，对称页边距、左侧装订并装订线为0cm、奇偶页不同、无网格。论文正文满页为29行，每行33个字，字号为小四号

42、宋体，每页版面字数为957个，行间距为固定值20磅。页眉。页眉应居中置于页面上部。单数页眉的文字为“章及标题”；双数页眉的文字为“大学本科生毕业设计（论文）”。页眉的文字用五号宋体，页眉文字下面为2条横线（两条横线的长度与版芯尺寸相同，线粗0.5磅）。页眉、页脚边距分别为1.8cm和1.7cm。页码。页码用小五号字，居中标于页面底部。摘要、目录等文前部分的页码用罗马数字单独编排，正文以后的页码用阿拉伯数字编排。2.3 摘要中文摘要一般为300字左右，外文摘要应与中文摘要内容相同，在语法、用词和书写上应正确无误，摘要页勿需写出论文题目。中、外文摘要应各占一页，编排装订时放置正文前，并且中文在前，

43、外文在后。2.4 目录目录应包括论文中全部章节的标题及页码，含中、外文摘要；正文章、节题目；参考文献；致谢；附录。正文章、节题目（理工类要求编写到第3级标题，即.。文科、管理类可视论文需要进行，编写到23级标题。）2.5 论文正文2.5.1 章节及各章标题论文正文分章、节撰写，每章应另起一页。各章标题要突出重点、简明扼要。字数一般在15字以内，不得使用标点符号。标题中尽量不用英文缩写词，对必须采用者，应使用本行业的通用缩写词。2.5.2 层次层次以少为宜，根据实际需要选择。层次代号格式见表1和表2。表1 理工类论文层次代号及说明层次名称示例说明章第1章章序及章名居中排，章序用阿拉伯数字节1.1

44、 题序顶格书写，与标题间空1字，下面阐述内容另起一段条1.1.1 款1.1.1.1 题序顶格书写，与标题间空1字，下面阐述内容在标题后空1字接排项(1)题序空2字书写，以下内容接排，有标题者，阐述内容在标题后空1字版心左边线 版心右边线表2 文管类论文层次代号及说明章节条款项一、（一）1.（1）居中书写空2字书写空2字书写空2字书写空2字书写版心左边线 版心右边线各层次题序及标题不得置于页面的最后一行（孤行）。2.6 参考文献正文中引用文献标示应置于所引内容最末句的右上角，用小五号字体。所引文献编号用阿拉伯数字置于方括号“ ”中，如“二次铣削1”。当提及的参考文献为文中直接说明时，其序号应该与

45、正文排齐，如“由文献8，1014可知”。经济、管理类论文引用文献，若引用的是原话，要加引号，一般写在段中；若引的不是原文只是原意，文前只需用冒号或逗号，而不用引号。在参考文献之外，若有注释的话，建议采用夹注，即紧接文句，用圆括号标明。不得将引用文献标示置于各级标题处。参考文献书写格式应符合GB77141987文后参考文献著录规则。常用参考文献编写项目和顺序应按文中引用先后次序规定如下：著作图书文献序号作者书名（版次）出版地：出版者，出版年:引用部分起止页 第一版应省略翻译图书文献序号作者书名（版次）译者出版地: 出版者，出版年:引用部分起止页 第一版应省略学术刊物文献序号作者文章名学术刊物名年

46、，卷（期）：引用部分起止页学术会议文献序号作者文章名编者名会议名称，会议地址，年份出版地，出版者，出版年:引用部分起止页学位论文类参考文献序号研究生名学位论文题目出版地学校（或研究单位）及学位论文级别答辩年份:引用部分起止页西文文献中第一个词和每个实词的第一个字母大写，余者小写；俄文文献名第一个词和专有名词的第一个字母大写，余者小写；日文文献中的汉字须用日文汉字，不得用中文汉字、简化汉字代替。文献中的外文字母一律用正体。作者为多人时，一般只列出前3名作者，不同作者姓名间用逗号相隔。外文姓名按国际惯例，将作者名的缩写置前，作者姓置后。学术会议若出版论文集者，可在会议名称后加上“论文集”字样。未出

47、版论文集者省去“出版者”、“出版年”两项。会议地址与出版地相同者省略“出版地”。会议年份与出版年相同者省略“出版年”。学术刊物文献无卷号的可略去此项，直接写“年，（期）”。参考文献序号顶格书写，不加括号与标点，其后空一格写作者名。序号应按文献在论文中的被引用顺序编排。换行时与作者名第一个字对齐。若同一文献中有多处被引用，则要写出相应引用页码，各起止页码间空一格，排列按引用顺序，不按页码顺序。参考文献书写格式示例见附录1。2.7 名词术语科技名词术语及设备、元件的名称，应采用国家标准或部颁标准中规定的术语或名称。标准中未规定的术语要采用行业通用术语或名称。全文名词术语必须统一。一些特殊名词或新名

48、词应在适当位置加以说明或注解。文管类专业技术术语应为常见、常用的名词。采用英语缩写词时，除本行业广泛应用的通用缩写词外，文中第一次出现的缩写词应该用括号注明英文全文。2.8 计量单位物理量计量单位及符号一律采用中华人民共和国法定计量单位（GB310031021993，见附录2），不得使用非法定计量单位及符号。计量单位符号，除用人名命名的单位第一个字母用大写之外，一律用小写字母。非物理单位（如件、台、人、元、次等）可以采用汉字与单位符号混写的方式，如“万t·km”，“t/（人·a）”等。文稿叙述中不定数字之后允许用中文计量单位符号，如“几千克至1 000kg”。表达时刻时应采

49、用中文计量单位，如“上午8点45分”，不能写成“8h45min”。计量单位符号一律用正体。2.9 外文字母的正、斜体用法按照GB310031021986及GB71591987的规定使用，即物理量符号、物理常量、变量符号用斜体，计量单位等符号均用正体。2.10 数字按国家语言文字工作委员会等七单位1987年发布的关于出版物上数字用法的规定，除习惯用中文数字表示的以外，一般均采用阿拉伯数字（参照附录3）。2.11 公式原则上居中书写。若公式前有文字（如“解”、“假定”等），文字顶格书写，公式仍居中写。公式末不加标点。公式序号按章编排，如第1章第一个公式序号为“（1-1）”，附录2中的第一个公式为（

50、-1）等。文中引用公式时，一般用“见式（1-1）”或“由公式（1-1）”。公式中用斜线表示“除”的关系时，若分母部分为乘积应采用括号，以免含糊不清，如a/(bcosx)。通常“乘”的关系在前，如acosx/b而不写（a/b）cosx。2.12 插表表格不加左、右边线。表序一般按章编排，如第1章第一个插表的序号为“表11”等。表序与表名之间空一格，表名中不允许使用标点符号，表名后不加标点。表序与表名置于表上，居中排写（见附录4）。表头设计应简单明了，尽量不用斜线。表头中可采用化学符号或物理量符号。全表如用同一单位，将单位符号移到表头右上角，加圆括号（见附录4中的例2）。表中数据应正确无误，书写清

51、楚。数字空缺的格内加“”字线（占2个数字宽度）。表内文字和数字上、下或左、右相同时，不允许用“”、“同上”之类的写法，可采用通栏处理方式（见附录4中的例2）。表内文字说明不加标点。文管类的插表在表下一般根据需要可增列补充材料、注解、附记、资料来源、某些指标的计算方法等。表内文字说明，起行空一格，转行顶格，句末不加标点。表题用五号字，表内文字及表的说明文字均用五号字，中文用宋体。表格容量较大，必要时表格也可分为两段或多段（这只能发生在转页时），转页分段后的每一续表的表头都应重新排字，重排表头的续表上方右侧应注明（续表×）字样。2.13 插图插图应与文字紧密配合，文图相符，技术内容正确。

52、2.13.1 制图标准插图应符合技术制图及相应专业制图的规定。机械工程图：采用第一角投影法，应符合附录5所列有关标准的规定。电气图：图形符号、文字符号等应符合附录6所列有关标准的规定。流程图：符合国家标准。对无规定符号的图形应采用该行业的常用画法。2.13.2 图题及图中说明每个图均应有图题（由图号和图名组成）。图号按章编排，如第1章第一图的图号为“图1-1”等。图题置于图下。有图注或其他说明时应置于图题之上。图名在图号之后空一格排写。引用图应说明出处，在图题右上角加引用文献编号。图中若有分图时，分图号用a)、b)等置于分图之下。图中各部分说明应采用中文（引用的外文图除外）或数字项号，各项文字

53、说明置于图题之上（有分图题者，置于分图题之上）。图题用五号字，图内文字及说明均用五号字，中文用宋体。2.13.3 插图编排插图与其图题为一个整体，不得拆开排写于两页。插图应编排在正文提及之后，插图处的该页空白不够排写该图整体时，则可将其后文字部分提前排写，将图移到次页最前面。2.13.4 坐标单位有数字标注的坐标图，除无单位者（如标示值）之外，必须注明坐标单位。2.13.5 论文中照片图及插图毕业论文中的照片图均应是原版照片粘贴（或数码像机图片），照片可为黑白或彩色，应主题突出、层次分明、清晰整洁、反差适中。照片采用光面相纸，不宜用布纹相纸。对金相显微组织照片必须注明放大倍数。毕业论文中的插图

54、不得采用复印件。对于复杂的引用图，可采用数字化仪表输入计算机打印出来的图稿。2.14 附录理工类论文附录的序号采用“附录1”、“附录2”等，附录顺序为开题报告、文献综述、外文文献的中文译文及外文复印件等。文管类论文附录序号相应采用“附录一”、“附录二”等。3、论文排版要求3.1 纸张要求及页面设置名称格式要求纸张B5（182×257），幅面白色页面设置上下页边距2.5cm和2cm，左右页边距2.4 cm和2cm，页眉、页脚分别为1.8cm和1.7cm，对称页边距、左侧装订并装订线为0cm、奇偶页不同、无网格页眉宋体字五号居中页码宋体字小五号居中3.2 封面(详见模版、B5纸单面打印)

55、名称格式要求本科毕业设计/论文宋体字小二号，行距固定值25磅 ，间距段前、段后分别为0.5行，要求字体居中论文题目黑体字二号,行距固定值25磅,间距段前、段后分别为0.5行。论文题目中文字数不得超过25字,要求字体居中填写姓名宋体字小三号, 行距固定值20磅 , 间距段前、段后分别为0.5行,要求字体居中大学楷体字小二号，行距固定值20磅, 间距段前、段后分别为0.5行。每字间空1格,要求字体居中年月宋体字小三号，行距固定值20磅, 间距段前、段后分别为0.5行。数字用阿拉伯数字，日期为论文提交日期,要求字体居中3.3 封面2(详见模版、B5纸单面打印)名称格式要求本科毕业设计/论文宋体字小二

56、号，行距固定值25磅,间距段前、段后分别为0.5行，要求字体居中论文题目黑体字二号，行距固定值25磅,间距段前、段后分别为0.5行。论文题目中文字数不得超过25字，要求字体居中学院（系）宋体字四号，行距固定值20磅,间距段前、段后分别为0.5行，字体左对齐专业同上学生姓名同上学号同上指导教师同上答辩日期同上3.4 本科毕业设计/论文 任务书(单面打印)本科毕业设计/论文B5纸，单面打印，不编页码3.5 中、英文摘要名称中文摘要英文摘要标题摘要：黑体字小二居中，行距固定值20磅，间距段前、段后分别为1行Abstract： Times New Roman体小二号居中，行距固定值20磅，间距段前、段后分别为1行段落文字宋体字小四号，行距固定值20磅Times New Roman体小四号，行距固定值20磅关键词同上，“关键词”三字加粗同上，“Key Words”两词加粗页码罗马大写数字，Times New Roman体小五号字罗马大写数字，Times New Roman体小五号字3.6 目录名称示例格式要求标题目录黑体字小二号居中，行距固定值20磅，间距段前