版图设计规则及验证

1、版图设计规则、验证版图设计规则、验证 及及EDA使用简介使用简介2006年年10月月主要内容主要内容l什么是版图什么是版图l版图设计过程版图设计过程l设计规则及工艺参数设计规则及工艺参数l版图验证与检查版图验证与检查lEDA工具使用介绍工具使用介绍一、什么是版图一、什么是版图l根据逻辑与电路功能和性能要求以及工艺水平要根据逻辑与电路功能和性能要求以及工艺水平要求来设计光刻用的掩膜版图，实现求来设计光刻用的掩膜版图，实现IC设计的最终设计的最终输出。输出。l版图是一组相互套合的图形，各层版图相应于不版图是一组相互套合的图形，各层版图相应于不同的工艺步骤，每一层版图用不同的图案来表示。同的工艺步骤

2、，每一层版图用不同的图案来表示。l版图与所采用的制备工艺紧密相关。版图与所采用的制备工艺紧密相关。二、版图设计过程二、版图设计过程l版图设计主要包括模块设计、芯片规划、布局、版图设计主要包括模块设计、芯片规划、布局、布线等，是一个组合规划和巧拼图形的工作。在布线等，是一个组合规划和巧拼图形的工作。在一个规则形伏（一般为长方形）平面区域内不重一个规则形伏（一般为长方形）平面区域内不重叠地布局多个模块（亦称部件），在各模块之间叠地布局多个模块（亦称部件），在各模块之间按电路连接信息的要求逐行布线。版图设计是从按电路连接信息的要求逐行布线。版图设计是从逻辑信息向几何信息的转换。逻辑信息向几何信息的转

3、换。二、版图设计过程二、版图设计过程（一）模块设计（一）模块设计l芯片设计中最小的单位是元件，设计过程从元件，芯片设计中最小的单位是元件，设计过程从元件，门，基本单元，宏单元，芯片，从小到大进行。门，基本单元，宏单元，芯片，从小到大进行。基本单元和宏单元可视为模块。模块设计是最基基本单元和宏单元可视为模块。模块设计是最基本的环节。本的环节。二、版图设计过程二、版图设计过程（二）芯片规划（二）芯片规划l根据已知的模块数量和线网连接表来估算芯片面积，根据已知的模块数量和线网连接表来估算芯片面积，其中模块大约占用一半，另一半用来作为布线通道。其中模块大约占用一半，另一半用来作为布线通道。 二、版图设

4、计过程二、版图设计过程（三）布局（三）布局l布局是指如何把各个模块合理地排布在芯片上，布局是指如何把各个模块合理地排布在芯片上，怎样确定每个模块的最佳位置，以使占用芯片面怎样确定每个模块的最佳位置，以使占用芯片面积为最小且布线结果又最好。积为最小且布线结果又最好。 二、版图设计过程二、版图设计过程（四）布线（四）布线l模块位置确定之后，把各个模块的相应端口按一定的规模块位置确定之后，把各个模块的相应端口按一定的规则和电路的要求，用互连线连接起来。布线应达到下列则和电路的要求，用互连线连接起来。布线应达到下列要求：要求：l 布线的总长度最短；布线的总长度最短；l 分布均匀；分布均匀；l 布通率尽

5、可能达到布通率尽可能达到100。l布线的优劣决定电路的工作速度和芯片面积大小。决定布线的优劣决定电路的工作速度和芯片面积大小。决定VLSI芯片工作速度的主要因素，实际上往往不是芯片工作速度的主要因素，实际上往往不是MOS或或双极晶体管本身，而是互连线造成的延迟。过长的互连双极晶体管本身，而是互连线造成的延迟。过长的互连线使电路性能降低。当自动布线难以达到线使电路性能降低。当自动布线难以达到100的布通率的布通率时，可用人机交互方式进行人工干涉。时，可用人机交互方式进行人工干涉。三、设计规则及工艺参数三、设计规则及工艺参数（一）设计规则（一）设计规则l设计规则是指版图设计规则，是针对特定的工艺，

6、设计规则是指版图设计规则，是针对特定的工艺，具有专门规定的强制性版图设计容查的一些规则的具有专门规定的强制性版图设计容查的一些规则的集合，它综合考虑电学性能和可靠性限制，按照工集合，它综合考虑电学性能和可靠性限制，按照工艺过程所要求的一族复杂的限制来制定，目的是描艺过程所要求的一族复杂的限制来制定，目的是描述版图中几何图形之间的关系，使其符合具体的工述版图中几何图形之间的关系，使其符合具体的工艺要求。艺要求。三、设计规则及工艺参数三、设计规则及工艺参数l制定设计规则的目的：使芯片尺寸在尽可能小的制定设计规则的目的：使芯片尺寸在尽可能小的前提下，避免线条宽度的偏差和不同层版套准偏前提下，避免线条

7、宽度的偏差和不同层版套准偏差可能带来的问题，尽可能地提高电路制备的成差可能带来的问题，尽可能地提高电路制备的成品率。品率。三、设计规则及工艺参数三、设计规则及工艺参数版图设计规则的制定版图设计规则的制定l考虑器件在正常工作的条件下，根据实际工艺水平考虑器件在正常工作的条件下，根据实际工艺水平(包包括光刻特性、刻蚀能力、对准容差等括光刻特性、刻蚀能力、对准容差等)和成品率要求，和成品率要求，给出的一组同一工艺层及不同工艺层之间几何尺寸的给出的一组同一工艺层及不同工艺层之间几何尺寸的限制，主要包括线宽、间距、覆盖、露头、凹口、面限制，主要包括线宽、间距、覆盖、露头、凹口、面积等规则，分别给出它们的

8、最小值，以防止掩膜图形积等规则，分别给出它们的最小值，以防止掩膜图形的断裂、连接和一些不良物理效应的出现。的断裂、连接和一些不良物理效应的出现。三、设计规则及工艺参数三、设计规则及工艺参数最小尺寸表示方法最小尺寸表示方法一种是直接用一种是直接用m表示最小尺寸；表示最小尺寸； 另一种是由另一种是由Mead和和Conway提出的提出的法则方法，对法则方法，对整个版图设置一个参数整个版图设置一个参数作为所有设计规则中最小作为所有设计规则中最小的那一个，其他设计规则的数值都是这个参数的的那一个，其他设计规则的数值都是这个参数的整数倍。整数倍。三、设计规则及工艺参数三、设计规则及工艺参数版图设计规则版图

9、设计规则l线宽、间距和覆盖规则是设计规则中最基本的规则。线宽、间距和覆盖规则是设计规则中最基本的规则。线宽规则要求形成器件和互连线的扩散区、多晶硅线宽规则要求形成器件和互连线的扩散区、多晶硅区和金属连线的宽度不小于设定的它们各自的最小区和金属连线的宽度不小于设定的它们各自的最小线宽尺寸。这是为了防止尺寸过小的图形在制造过线宽尺寸。这是为了防止尺寸过小的图形在制造过程中发生断裂而造成电路开路。间距规则要求同层程中发生断裂而造成电路开路。间距规则要求同层或不同层的图形之间不小于设定的最小间距。这是或不同层的图形之间不小于设定的最小间距。这是为了避免由于间距过小的图形在制造过程中发生碰为了避免由于间

10、距过小的图形在制造过程中发生碰撞而造成短路。撞而造成短路。三、设计规则及工艺参数三、设计规则及工艺参数l（二）（二）N阱阱CMOS工艺工艺 N阱工艺采用轻掺杂阱工艺采用轻掺杂P型型(100)晶向硅基片晶向硅基片,其上做出其上做出N阱用于制作阱用于制作P沟管沟管,而在原基片上制而在原基片上制作作N沟管。下面简要介绍一下工艺过程及相应沟管。下面简要介绍一下工艺过程及相应的各次光刻掩膜版。的各次光刻掩膜版。光刻光刻1：N阱掩模版阱掩模版l1#版为版为N阱掩膜。用以限定阱掩膜。用以限定N阱区面积及位置。在阱区面积及位置。在二氧化硅层上刻出二氧化硅层上刻出N阱注入窗口阱注入窗口(刻蚀掉窗口内的二刻蚀掉窗

11、口内的二氧化硅氧化硅)层层,随后进行随后进行N阱注入阱注入(如磷离子如磷离子)和推进。然和推进。然后后,重新生长薄氧和氮化硅薄层。重新生长薄氧和氮化硅薄层。光刻光刻1: N 阱掩模版阱掩模版P-S i SubN- Si 阱SiO2光刻光刻2：有源区光刻：有源区光刻l2#版为薄层氧化硅掩膜。用以确定薄氧区版为薄层氧化硅掩膜。用以确定薄氧区面积和位置。该区域内将完成所有面积和位置。该区域内将完成所有P沟和沟和N沟沟MOS管的源管的源,漏和栅的制作漏和栅的制作,故该版又称为故该版又称为有源区版。这一步将分别完成场氧生长和有源区版。这一步将分别完成场氧生长和高质量的薄栅氧化层高质量的薄栅氧化层(100

12、A-300A)的生长。的生长。P-S i SubN- Si 阱SiO2光刻光刻2：有源区光刻：有源区光刻光刻光刻3：硅栅光刻：硅栅光刻l3#版为多晶光刻掩膜。用于制作多晶硅栅极以及版为多晶光刻掩膜。用于制作多晶硅栅极以及形成电路结构的多晶硅的连线和电阻。这一步是形成电路结构的多晶硅的连线和电阻。这一步是在新生长的栅氧化层上先用在新生长的栅氧化层上先用CVD法沉淀多晶硅法沉淀多晶硅,用用该版以干法刻蚀出所需多晶硅图形。该版以干法刻蚀出所需多晶硅图形。P-S i SubN- Si 阱光刻光刻3：硅栅光刻：硅栅光刻光刻光刻4：P管源漏区注入光刻管源漏区注入光刻l4#版为版为P+掺杂区图形掩膜。多晶硅

13、栅本身作为漏掺杂区图形掩膜。多晶硅栅本身作为漏,源掺杂离子注入的掩膜源掺杂离子注入的掩膜(离子实际上被多晶硅栅阻离子实际上被多晶硅栅阻挡挡,不会进入栅下硅表面不会进入栅下硅表面,称硅栅自对准工艺称硅栅自对准工艺)。经。经硼离子注入硼离子注入,扩散推进扩散推进,完成完成P沟管和沟管和P型衬底欧姆型衬底欧姆接触区的制作。接触区的制作。 P+注入注入P-S i SubN- Si 阱光刻光刻4：P管源漏区注入光刻管源漏区注入光刻光刻光刻5：N管源漏区注入光刻管源漏区注入光刻l5#版为版为N+掺杂区掩膜。经磷或砷离子注入掺杂区掩膜。经磷或砷离子注入,扩散推进扩散推进,完成完成N沟管和沟管和N阱欧姆接触区

14、的制作。阱欧姆接触区的制作。 对于八版工艺对于八版工艺lN+区掩膜为区掩膜为P+区版的负版区版的负版,此版并不需要单独制备，此版并不需要单独制备，只需要对只需要对4#版的版图进行光刻时采用与版的版图进行光刻时采用与4#版相反的光版相反的光刻胶即可，即硅片上所有非刻胶即可，即硅片上所有非P+区均进行区均进行N+离子离子(磷或磷或砷砷)注入掺杂。由于只有有源区域是薄氧化层注入掺杂。由于只有有源区域是薄氧化层,实际上实际上进入有效的恰恰就是进入有效的恰恰就是N管的漏管的漏,源区和源区和N阱区的欧姆引阱区的欧姆引出区出区,硅栅自对准完成了硅栅自对准完成了N管和阱区欧姆接触的制作。管和阱区欧姆接触的制作

15、。大面积的大面积的N+掺杂还有利于降低多晶连线电阻。掺杂还有利于降低多晶连线电阻。光刻光刻5：N管源漏区注入光刻管源漏区注入光刻P-S i SubN- Si 阱N+注入注入光刻光刻6：接触孔光刻：接触孔光刻l6#版为接触孔掩膜。用来确定欧姆接触的大小和版为接触孔掩膜。用来确定欧姆接触的大小和位置。位置。P-S i SubN- Si 阱光刻光刻6：接触孔光刻：接触孔光刻光刻光刻7：金属引线光刻：金属引线光刻l7#版为金属图形版为金属图形(电极和连线电极和连线)掩膜。用于确定集成掩膜。用于确定集成元器件电极引出和互连布线的位置和形状。在上一元器件电极引出和互连布线的位置和形状。在上一版接触孔光刻之

16、后版接触孔光刻之后,硅片表面用硅片表面用CVD法淀积上一层法淀积上一层金属膜金属膜,用该版留下所要的金属膜用该版留下所要的金属膜,实现金属层欧姆实现金属层欧姆引出和互连。引出和互连。P-S i SubN- Si 阱DDGGSSp-MOSn-MOS光刻光刻7：金属引线光刻：金属引线光刻l8#版为过孔掩膜。用于两层金属布线。版为过孔掩膜。用于两层金属布线。l9#版为金属版为金属2掩膜。用于引出连接线。掩膜。用于引出连接线。l以上以上8层版图为层版图为CMOS工艺标准版图。工艺标准版图。 三、设计规则及工艺参数三、设计规则及工艺参数l0.8CMOS工艺参数工艺参数NWELL硅栅的层次标示硅栅的层次标

17、示层次表示层次表示 含义含义 标示图标示图 NWELLNWELL N N阱层阱层 LocosLocos N N+ +或或P P+ +有源有源区层区层 PolyPoly 多晶硅层多晶硅层 ContactContact 接触孔层接触孔层 MetalMetal 金属层金属层 PadPad 焊盘钝化层焊盘钝化层 N N阱层相关的设计规则阱层相关的设计规则编编 号号描描 述述尺尺 寸寸目的与作用目的与作用1.11.1N N阱最小宽度阱最小宽度3.03.0保证光刻精度和器件尺寸保证光刻精度和器件尺寸1.21.2N N阱最小外间距阱最小外间距6.06.0防止不同电位阱间干扰防止不同电位阱间干扰1.31.3N

18、 N阱内阱内N N阱覆盖阱覆盖P P+ +2.52.5保证保证N N阱四周的场注阱四周的场注N N区环的区环的尺寸尺寸1.41.4N N阱外阱外N N阱到阱到N N+ +距距离离3.53.5减少闩锁效应减少闩锁效应N N阱设计规则示意图阱设计规则示意图P+、N+有源区相关的设计规则列表有源区相关的设计规则列表编编 号号描描 述述尺尺 寸寸目的与作用目的与作用2.12.1P+、N+有源区有源区宽度宽度1.51.5保证器件尺寸，减少窄保证器件尺寸，减少窄沟道效应沟道效应2.22.2P+、N+有源区有源区间距间距2 2减少寄生效应减少寄生效应P+、N+有源区设计规则示意图有源区设计规则示意图Poly

19、Poly相关的设计规则列表相关的设计规则列表编编 号号描描 述述尺尺 寸寸目的与作用目的与作用3.13.1多晶硅最小宽多晶硅最小宽度度0.80.8保证多晶硅线的必要电导保证多晶硅线的必要电导3.23.2多晶硅间距多晶硅间距1.01.0防止多晶硅联条防止多晶硅联条3.33.3与有源区最小与有源区最小外间距外间距0.50.5保证沟道区尺寸保证沟道区尺寸3.43.4多晶硅伸出有多晶硅伸出有源区源区0.80.8保证栅长及源、漏区的截保证栅长及源、漏区的截断断3.53.5与有源区最小与有源区最小内间距内间距0.80.8保证电流在整个栅宽范围保证电流在整个栅宽范围内均匀流动内均匀流动Poly相关设计规则示

20、意图相关设计规则示意图ContactContact相关的设计规则列表相关的设计规则列表编编 号号描描 述述尺尺 寸寸目的与作用目的与作用4.14.1接触孔大小接触孔大小0.8x0.80.8x0.8保证与铝布线的良好接触保证与铝布线的良好接触4.24.2接触孔间距接触孔间距1.21.2保证良好接触保证良好接触4.34.3多晶硅覆盖孔多晶硅覆盖孔0.60.6防止漏电和短路防止漏电和短路4.44.4有源区覆盖孔有源区覆盖孔0.60.6防止防止PNPN结漏电和短路结漏电和短路4.54.5有源区孔到栅距离有源区孔到栅距离0.60.6防止源、漏区与栅短路防止源、漏区与栅短路4.64.6多晶硅孔到有源区多晶

21、硅孔到有源区距离距离1.81.8防止源、漏区与栅短路防止源、漏区与栅短路4.74.7金属覆盖孔金属覆盖孔0.60.6保证接触，防止断条保证接触，防止断条contact设计规则示意图设计规则示意图MetalMetal相关的设计规则列表相关的设计规则列表编编 号号描描 述述尺尺 寸寸目的与作用目的与作用5.15.1金属宽度金属宽度1.21.2保证铝线的良好电导保证铝线的良好电导5.25.2金属间距金属间距1.11.1防止铝条联条防止铝条联条Metal设计规则示意图设计规则示意图PadPad相关的设计规则列表相关的设计规则列表编编 号号描描 述述尺尺 寸寸目的与作用目的与作用6.1最小焊盘大小最小焊

22、盘大小90封装、邦定需要封装、邦定需要6.2最小焊盘边间距最小焊盘边间距80防止信号之间串绕防止信号之间串绕6.3最小金属覆盖焊盘最小金属覆盖焊盘6.0保证良好接触保证良好接触6.4焊盘外到有源区最焊盘外到有源区最小距离小距离25.0提高可靠性需要提高可靠性需要Pad设计规则示意图设计规则示意图反相器示例反相器示例 当给定电路原理图设计其版图时，必须根据所用的当给定电路原理图设计其版图时，必须根据所用的工艺设计规则，时刻注意版图同一层上以及不同层工艺设计规则，时刻注意版图同一层上以及不同层间的图形大小及相对位置关系。间的图形大小及相对位置关系。参照上述的硅栅工参照上述的硅栅工艺设计规则，下艺设

23、计规则，下图图以反相器（不针对具体的器件尺以反相器（不针对具体的器件尺寸）为例寸）为例给出了对应版图设计中应该考虑的部分设给出了对应版图设计中应该考虑的部分设计规则示意图。对于版图设计初学者来说，第一次计规则示意图。对于版图设计初学者来说，第一次设计就能全面考虑各种设计规则是不可能的。为此，设计就能全面考虑各种设计规则是不可能的。为此，需要借助版图设计工具的在线需要借助版图设计工具的在线DRCDRC检查功能来及时发检查功能来及时发现存在的问题现存在的问题。反相器最终版图反相器最终版图单元门电路版图总高38,阱高18.8,2(W/L)p=(W/L)n.其它尺寸是按规则计算出来的.四、版图验证与检

24、查四、版图验证与检查l所谓版图验证就是根据版图设计的几何规则所谓版图验证就是根据版图设计的几何规则,电学电学规则和原始输入的逻辑关系规则和原始输入的逻辑关系,对版图设计进行正确对版图设计进行正确性的验证。在验证过程中性的验证。在验证过程中,也可以通过电路提取和也可以通过电路提取和参数提取参数提取,产生电路模拟的输入文件产生电路模拟的输入文件,以便进行后模以便进行后模拟拟,进一步检查电路的性能。版图验证需要在进一步检查电路的性能。版图验证需要在Zeni系统的系统的ZeniVERI模块中进行。模块中进行。ZeniVERI的验证流程的验证流程DRC, ERCNESlognetLVS版图数据版图数据命

25、令文件命令文件CDL/SpiceLDXLDCZSEPDT四、版图验证与检查四、版图验证与检查DRC（Design Rule Cheek）：几何设计规则检查）：几何设计规则检查ERC（Electrical Rule Check）：电学规则检查）：电学规则检查LVS（Layout versus Schematic）：网表一致性检查）：网表一致性检查（1）DRC几何规则检查几何规则检查l为了确保在指定的工艺下进行为了确保在指定的工艺下进行IC的生产，所以必须对的生产，所以必须对IC版图进行几何规则检查（版图进行几何规则检查（DRC）它包含一套广泛的）它包含一套广泛的设计规则。设计规则。lZeniVE

26、RI系统的系统的DRC工具提供了丰富的几何规则检工具提供了丰富的几何规则检查命令（如条宽查命令（如条宽WIDTH,内内距内内距ENC,外间距外间距EXT、包、包含含INT等）及几何图形的逻辑运算等）及几何图形的逻辑运算(AND,NOT,OR,XOR等等)功能，可以检查出各种简单的功能，可以检查出各种简单的或复杂的（通过命令的组合）设计规则错误，并且报或复杂的（通过命令的组合）设计规则错误，并且报错准确。错准确。(报错文件名报错文件名:*.rpt) 几何规则检查命令几何规则检查命令width EXT几何规则检查命令几何规则检查命令 INT几何规则检查命令几何规则检查命令 ENC几何图形的逻辑运算

27、几何图形的逻辑运算几何图形的几何图形的AND逻辑运算逻辑运算 几何图形的几何图形的NOT逻辑运算逻辑运算 几何图形的几何图形的OR逻辑运算逻辑运算 几何图形的几何图形的XOR逻辑运算逻辑运算DRC验证文件验证文件l*DESCRIPTIONlSYSTEM=GDS2;readdatafromGDSIIfilelSYSOUT=GDS2;writedataofGDSIIfilelINDISK=xxxx.gds;GDSIIfilenamelPRIMARY=xxxx;CELLNAMElOUTDISK=out_xxx.gds;ERROR-DATABASElPRINTFILE=print_drc;DRCPRI

28、NTOUTPUTlMODE=EXECNOW;EXECTIONMODElSCALE=.001MICRON;resolutionofGDSIIfilelRESOLUTION=.01MICRON;resolutionofDracularunninglLISTERROR=YES;LISTERRORDATAlFLAG-NON45=YES;listnon45datalFLAG-OFFGRID=YES0.1;listoffgriddatalFLAG-ACUTEANGLE =YES;listacuteangledatalKEEPDATA=SMART;keepdatainsmartmodelERROR-PATH

29、-WIDTH=0.1MIC;errorpathwidthlDELCEL=xxxx;ignorelistedcelll*END层定义层定义l*INPUT-LAYERl;GDSII layer definationlTEXT = 0 ; textl NWELL = 1 ; N - WELLl NOD = 3 ; N+ DIFFUSION (drawn)l POD = 4 ; P+ DIFFUSION (drawn)l POLY2 = 10 ; POLY 2l CON = 15 ; CONTACTl MET1 = 20 TEXT 45 ATTACH MET1 ; METAL 1l VIA1 = 21

30、 ; VIA HOLEl MET2 = 22 ; METAL 2l PB = 30 ; boundary l SUBSTRATE = BULK 64l*ENDl*OPERATIONl;TouseGeneratedlayer,commentoutfollowingfourstatementslSIZENODBY0.8SNP;lSIZESNPBY-0.4NP;generatingN+implantlSIZEPODBY0.8SPP;lSIZESPPBY-0.4PP;generatingP+implantlSIZECONBY0.0CO;l;lANDPODNWELLPN;PDIFFUSIONINNWEL

31、LlNOTPODNWELLPIP;PDIFFUSIONINPSUBlANDNODNWELLNN;NDIFFUSIONINNWELLlNOTNODNWELLNIP;NDIFFUSIONINPSUBl;lOR NODPODDIFF;DIFFUSIONl;lANDPOLY2 DIFFP2OD;poly2gatearealSIZEP2ODBY0.0P2GATE;poly2gateotherthaneel;DRC验证报错示例验证报错示例DRC验证报错解释验证报错解释例:（1）EXTTPOLYCONDIFFLT0.7OUTPUTE10544这一句意味着当多晶硅与扩散区包含时，在沿宽度方向的边缘内外间距小于

32、0.7m时出错，其中T更强调了在间距等于0时也出错。“出错输出”在指定44层上给出单元E105一个错误标志。（2）WIDTHCONLT0.6OUTPUTE53A44这一句意味着接触孔宽度0.6m小于出错，“出错输出”在指定44层上给出单元E53A一个错误标志。（2）ERC电学规则检查电学规则检查ERC检查的主要错误有如下几种：检查的主要错误有如下几种： 节点开路节点开路(SAMELAB)。 短路短路(MULTILAB)。接触孔浮孔。接触孔浮孔。 特定区域未接触。特定区域未接触。 不合理的元器件节点数（或扇出数）不合理的元器件节点数（或扇出数） ERC验证文件验证文件l*DESCRIPTIONl

33、SYSTEM=GDS2;INPUTDATAFORMATlSYSOUT=GDS2;outputfileformat-GDSIIlINDISK=iv.gds;DATABASElSCHEMATIC=LVSLOGIC.DAT;inputcellnetlistfilelPRIMARY=iv;CELLNAMElOUTDISK=iv_err.gds;ERROR-DATABASElPRINTFILE=iv_prt;DRCPRINTOUTPUTlMODE=EXECNOW;EXECTIONMODElLISTERROR=YES;LISTERRORDATAlSCALE=.001MICRON;resolutionofG

34、DSIIfilelRESOLUTION=.1MICRON;resolutionofDracularunninglFLAG-NON45=YES;listnon45datalFLAG-OFFGRID=YES;listoffgriddatalFLAG-ACUTEANGLE=YES;listacuteangledatalKEEPDATA=SMART;keepdatainsmartmodelTEXT-PRI-ONLY=YES;onlyusetopleveltextlPOWER-NODE=VDD;PowernodenamelGROUND-NODE=GND ;Groundnodenamel*END层定义层定

35、义l*INPUT-LAYERl TEXT = 0 ; textl NWELL = 1 ; N - WELLl NOD = 3 ; N+ DIFFUSION (drawn)l POD = 4 ; P+ DIFFUSION (drawn)l POLY2 = 10 ; POLY 2l CON = 15 ; CONTACTl MET1 = 20 TEXT 45 ATTACH MET1 ; METAL 1l VIA1 = 21 ; VIA HOLEl MET2 = 22 ; METAL 2l PB = 30 ; boundarylSUBSTRATE = BULK 99lCONNECT-LAYER = PSUB NWELL PSD NSD POLY MET1 MET2 l*END（3）NE提取网表（提取网表（*.net） 在进行在进行erc验证时，验证时，NE工具首先利用工具首先利用erc文件从版图中提取出器文件从版图中提取出器件、参数，生成件、参数，生成.net文件，其结果可用于电学规则检查、版图与网文件，其结果可用于电学规则检查、版图与网表的一致性比较以及版图的后模拟（开关级模拟、表的一致性比较以及版图的后模拟（开关级模拟、SPICE或时序分或时序分析）。析）。网表内容如下所示：网表内容如下所示：11 08 节点数节点数9 器件数器件数10 节点名节点名节点号节点号2 MOS器件器