中南大学信息科学与工程学院计算机组成原理虚拟实验指导书(2026205626)

1、电脑组成原理实验指导书虚拟实验系统 中南大学电脑软件系虚拟实验室2022年12月实验11位全加器? 实验目的掌握全加器的原理及其设计方法。熟悉组成原理虚拟教学平台的使用。? 实验设备与非门3片、异或门2片、开关假设干、指示灯假设干? 实验原理1位二进制加法器单元有三个输入量：两个二进制数 Ai , Bi和低位传来的进位信号 Ci，两个输出量：本位和输出 Si以及向高位的进位输出 C(i+1)，这种考虑了全部三个输入量的 加法单元称为全加器。来实验要求利用根本门搭建一个全加器，并完成全加器真值表。? 实验步骤各门电路芯片引脚显示于组件信息栏。1. 测从组件信息栏中添加所需组件到实验流程面板中，按

2、照图1.1所示搭建实验。图1.1组合逻辑电路实验流程图表1-1输入输出AiBiCiSiC(i+1)000001010011100101110111实验2算术逻辑运算实验?实验目的了解运算器的组成结构掌握运算器的工作原理掌握简单运算器的组成以及数据传送通路验证运算功能发生器74LS181丨的组合功能?实验设备74LS181 2片，74LS2732片,74LS2452片，开关假设干，灯泡假设干，单脉冲一片?实验原理实验中所用的运算器数据通路图如图2.1所示，实验中的运算器由两片74LS181以并/串形式构成8位字长的ALU运算器的输出经过一个三态门74LS245和数据总线相连，运算器的两个数据输入

3、端分别由两个锁存器74LS373锁存，锁存器的输入连至数据总线，数据开关用来给出参与运算的数据A和B，并经过一个三态门74LS245和数据显示灯相连，显示结果。74LS181 :完成加法运算74LS273 :输入端接数据开关，输出端181。在收到上升沿的时钟信号前181和其输出数据线之间是隔断的。在收到上升沿信号后，其将输出端的数据将传到181，同时，作为触发器，其也将输入的数据进行保存。因此，通过增加该芯片，可以通 过顺序输入时钟信号，将不同存放器中的数据通过同一组输出数据线传输到181芯片的不同引脚之中74LS245:相当于181的输出和数据显示灯泡组件之间的一个开关，在开始实验后 将其翻

4、开，可以使181的运算结果输出并显示到灯泡上M O数fti显恥灯CN-hIF3FOALUCI81) CN oMA3-AOBJ-BO17:0-00-03 2 I O s s s SLDDRIq-T-l oSW-B OLDDR2 0T4 0F3 - - - FQ CNCN*J ALU(1S1)M AJ - -AO B3- - - BCB7BOQF- - aQ3-Q0DRIQ73)A D7'Q7Q3-Q0人DJ-DOAC 三态门图2.1运算器通路图? 实验步骤1.选择实验设备：根据实验原理图，将所需要的组件从组件列表中拖到实验设计流程栏中。 搭建实验流程：将已选择的组件进行连线鼠标从一个引脚

5、的端点拖动到另一组件的引脚端, 即完成连线。搭建好的实验流程图如图 22所示。FitinLDOR2LUR 1LU1图22运算器实验流程图Eh彌:d DTCLFH irih tiOfl . C4 j H i* r f工i r i ibf11 IIBn114 13 U 11飢ill帕m2. 初始化各芯片的控制信号，仔细检查无误后点击【电源开/关】按钮接通电源，用二进制数码开关向DR1和DR2存放器置数。具体操作步骤图示如下:其中T4的脉冲信号通过鼠标双击单脉冲产生。3. 检验DR1和DR2中存的数是否正确，具体操作为：关闭数据输入三态门SW-B=1，打开ALU输出三态门ALU-B=O，当置S3、S

6、2、Si、So、M为11111时，总线指示灯显 示DR1中的数，而置成10 10 1时总线指示灯显示DR2中的数。4. 验证74LS181的算术运算和逻辑运算功能采用正逻辑在给定DR1=65 DR2=A7的情况下，改变运算器的功能设置，观察运算器的输出，填入下表2-2中，并和理论分析进行比拟、验证。 74LS181的功能见表2-1， A和B分别表示参与运算 的两个数，“ +表示逻辑或，“加表示算术求和。表2-1S3 S2 S1 S0M=0算术运算M=1逻辑运 算CN=1无进位CN=0有进位0 0 0 0F=AF=A 加 1F=0 0 0 1F=A+BF=(A+B)加 1F= A+B0 0 1

7、0F=A+BF=(A+ B )加 1F=AB0 0 1 1F=0 减 1F=0F=00 1 0 0F=A+ABF=A加AB加1F=AB0 1 0 1F=A+B加 ABF=(A+B)加 AB 加 1F=B0 1 1 0F=A减B减1F=A 减 Bf=a b0 1 1 1F=AB 减 1F=ABF=AB1 0 0 0F=A 力口 ABF= A 力口 AB 力口 1F=A+B1 0 0 1F=A 加 BF=A加B加1F=A B1 0 1 0F= A+B 丨力口 ABF=(A+ B )力口 AB 力口 1F=B1 0 1 1F=AB 减 1F=ABF=AB1 1 0 0F=A 加 AF=A加A加1F=

8、11 1 0 1F=(A+B)加 AF=(A+B)加 A 加 1F=A+B1 1 1 0F=(A+ B )加 AF=(A+ B)加 A 加 1F=A+B1 1 1 1F=A 减 1F=AF=A表2-2DR1DR2S3 S2 S1 S0M=0算术运算M=1逻辑运算CN=1无进位CN=0有进位65A70 0 0 0F=()F=()F=()65A70 0 0 1F=()F=()F=()65A70 0 1 0F=()F=()F=()65A70 0 1 1F=()F=()F=()65A70 1 0 0F=()F=()F=()65A70 1 0 1F=()F=()F=()65A70 1 1 0F=()F=

9、()F=()65A70 1 1 1F=()F=()F=()65A71 0 0 0F=()F=()F=()65A71 0 0 1F=()F=()F=()65A71 0 1 0F=()F=()F=()65 nA71 0 1 1F=()F=()F=()65A71 1 0 0F=()F=()F=()65 :A71 1 0 1F=()F=()F=()65A71 1 1 0F=()F=()F=()65A71 1 1 1F=()F=()F=()? 思考与分析1.运算器主要由哪些器件组成？怎样连接这些器件?实验3存储器实验? 实验目的掌握静态存储随机存储器 RAM的工作特性掌握静态存储随机存储器 RAM的读写

10、方法? 实验设备74LS273一片，静态存储器 MEMORY 6116一片，与门一片，与非门一 片，单脉冲一片，开关假设干，灯泡假设干? 实验原理在微机系统中，常用的静态 RAM有6116、6264、62256等。在本实验中使用的是 6116。 6116为2KX8位的静态RAM其逻辑图3.1如下：61161、心輛VCC11/1>I/Oo-TWKCFCSGND图3.1 6116逻辑图其中Ao-。为11根地址线，I/O。7为8根数据线，CS为片选端，OE为数据输出选通端,WR为写信号端。其工作方式见下表3-1 :表3-1工作方式表控制信号CSOEWR数据线读LLH输入写LXL输出非选HXX高

11、阻态实验所用的半导体静态存储器电路原理如图3.2所示，实验中的静态存储器一片61162KX 8构成，其数据线接至数据总线，地址线由地址锁存器 74LS273给出。地址灯ADOAD7与地址线相连，显示地址线内容。数据开关经一三态门74LS245连至数据总线，分时给出地址和数据。图3.2存储器实验原理图因地址存放器为8位，接入6116的地址A7 A0,而高三位A8 A10接地，所以其实际 容量为256字节。6116有三个控制线：CE片选线、OE读线、WE写线。当片选 有效CE=O时，OE=O寸进行读操作，WE=0时进行写操作。本实验中将 OE常接地，在此情 况下，当CE=O WE=0时进行读操作，

12、CE=O WE=1时进行写操作，其写时间与 T3脉冲宽度 一致。控制信号SW-B为低电平有效，控制信号 LDAR为高电平有效。? 实验步骤1. 选择实验设备：根据实验原理图，将所需要的组件从组件列表中拖到实验设计流程栏中。搭建实验流程：将已选择的组件进行连线鼠标从一个引脚的端点拖动到另一组件的引脚端，即完成连线。搭建好的实验流程图如图3.3所示。0LDARSW-B74L3273 (辱/CEWE23212D19IFDfi15出 =E%.t.U . D2-DO.：MEMORY611&iO)OE CE AS A7 A5 fc A1Lb-21图3.3存储器实验流程图2. 初始化各芯片的控制信号

13、，仔细检查无误后点击【电源开/关】按钮接通电源。3. 写存储器。给存储器的 00、01、02、03、04地址单元中分别写入数据 11H、12 H、 13 H、14 H、15 H。由图3.2存储器实验原理图看出，由于数据和地址全由一个数据开关给出，因此要分时地给出。下面的写存储器要分两个步骤，第一步写地址，先关掉存储器的片选CE=1丨，翻开地址锁存器门控信号LDAR=1，翻开数据开关三态门SW-B=0，由开关给出要 写入的存储单元的地址， 双击单脉冲产生T3脉冲将地址输入到地址锁存器；第二步写数据，关掉地址锁存器门控信号 LDAR=0，翻开存储器片选，使之处于写状态CE=0, WE=1， 由开关

14、给出此单元要写入的数据，双击单脉冲产生T3脉冲将数据写入到当前的地址单元中。写其他单元依次循环上述步骤。写存储器流程如下图以向 00号单元写入11H为例。SA-B=OCE=1UJAR=1.T4亿SW*B=1SW-B=OCE=l!3W-B=0CE=O WElLDAR=O< T3= JLSW-B=OLDAR=OSV-B=1J图3.4写存储器流程图4读存储器。依次读出第00、01、02、03、04号单元中的内容，观察上述各单元中的内容是否与前 面写入的一致。同写操作类似，读每个单元也需要两步，第一步写地址，先关掉存储器的片 选CE=1，翻开地址锁存器门控信号 LDAR=1，翻开数据开关三态门S

15、W-B=0丨， 由开关给出要写存储单元的地址，双击单脉冲产生T3脉冲将地址输入到地址锁存器；第二步读存储器，关掉地址锁存器门控信号LDAR=0，关掉数据开关三态门SW-B=1丨，片选存储器，使它处于读状态CE=0，WE=0，此时数据总线上显示的数据即为从存储器 当前地址中读出的数据内容。读其他单元依次循环上述步骤。读存储器操作流程如图3.5所示以从00号单元读出11H数据为例图3.5读存储器流程图? 思考与分析1. 由两片6116 2K*8怎样扩展成2K*16或4K*8丨的存储器？怎样连线?实验4总线根本实验? 实验目的掌握静态存储随机存储器 RAM的工作特性掌握静态存储随机存储器 RAM的读

16、写方法? 实验设备74LS374一片，74LS245一片，74LS273一片，静态存储器 MEMORY 6116一片，8位数据排线一片，与门两片，与非门一片，单脉冲三片，开关假设干，灯泡假设干。? 实验原理总线传输实验框图如图4.1所示，它将几种不同的设备挂至总线上，有存储器、输入设备、输出设备、存放器。这些设备都需要有三态输出控制，按照传输要求恰当有序的控制 它们，就可实现总线信息传输。图4.1总线传输实验框图总线根本实验要求如下：根据挂在总线上的几个根本部件，设计一个简单的流程。1输入设备将一个数输入 R0存放器。2输入设备将另一个数输入地址存放器。3将R0存放器中的数写入到当前地址的存储

17、器中。4将当前地址的存储器中的数用LED数码管显示。? 实验步骤1. 选择实验设备：根据实验原理图，将所需要的组件从组件列表中拖到实验设计流程栏中。 搭建实验流程：将已选择的组件进行连线鼠标从一个引脚的端点拖动到另一组件的引脚端,即完成连线。搭建好的实验流程图如图4.3所示。2. 初始化各芯片的控制信号，仔细检查无误后点击【电源开/关】按钮接通电源。i 44当nTT333131 W H|i 什 q I：M MEMORY6116(0)6fc dt 皿 Ar MB K3 v Al11II tl a il1 T * 3 幫，F InmMMrrmrnEW-BLDAR图4.2总线根本实验流程图3. 实验

18、的具体操作步骤如图 4.2所示。首先应关闭所有三态门SW-B=1 , CS=1 , R0-B=1 , LED-B=1，并将关联的信号置 为：LDAR=0，LDR0=0，W/R RAM=1，W/R LED=1。然后参照如下操作流程，先 给数据开关置数，翻开数据输出三态门，开关LDR0置1，并双击旁边的单脉冲，使产生一个上升沿将数据输入到 R0中；然后继续给数据开关置数，开关LDAR置1，并双击旁边的单脉冲，使产生一个上升沿将数据输入到AR中；关闭数据开关三态门，翻开R0存放器输出控制开关LDRC和开关RO-B都置0，使存储器处于写状态W/R=0、CS=0将R0中的数写到存储器中；关闭存储器片选，

19、关闭R0存放器输出开关R0-B置0，使存储器处于读状态W/R=1、CS=0。乩 K KAMI I f'S-QWA(RAM)=R) t)J图4.3实验步骤图实验 5 模型机实验? 实验目的掌握微程序执顺序强制改变的原理掌握机器指令与微程序的对应关系 掌握机器指令的执行流程 本实验提供了五条机器指令，编写相应的微程序，并调试验证，形成整机概念。? 实验设备74LS181 芯片两片， memory 6116 一片， 微程序控制存储器芯片一片， 编译器芯片一片， 八位同步计数器芯片一片， ALU_G 芯片一片， PC_G 芯片一片， 74LS273 芯片假设干，输 入，输出芯片各一片， 选择器

20、芯片假设干， 连接器芯片假设干， 灯泡假设干， 开关假设干等。? 实验原理模型机在微程序控制下自动产生各部件单元控制信号， 实现特定指令的功能。 这里， 电 脑数据通路的控制将由微程序控制器来完成， CPU 从内存中取出一条机器指令到指令执行 结束的一个指令周期全部由微指令组成的序列来完成，即一条机器指令对应一段微程序。本实验采用五条机器指令：IN输入、ADD二进制加法、STA存数、OUT输出、JMP无条件转移，其指令格式如下前4位为操作码：助记符 机器指令码 说 明IN0000 0000“INPUT DEVICE 中的开关状态ROADD addr 0001 0000STA addr 0010

21、 0000OUT addr 0011 0000JMP addr 0100 0000 其中IN为单字长8位 进制地址码。XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX 指令，其余为双字长指令，二进制加法 R0+addr存数 RO -> addr输出addrLED无条件转移addr ->PCXXXXXXXX为-R0addr 对应的二根据模型机的数据通路图如图5.1所示和指令的要求定义微代码如下:表1微代码定义微程序24212019181716151312109761控制信号S3S0MCNRDM17M16ABPuA5uA0表2 A、B、P字段A字段B字段P字段15141

22、3控制信号121110控制信号987控制信号000000000001LDRI001RS G001P1010LDDR1010RD G010P2011LDDR2011RI_G011P3100LDIR100299_G100P4101LOAD101ALU_G101AR110LDAR110PC G110LDPC表中卩A5卩A0为6位后续微地址，A、B、C为三个译码字段，分别由三个控制位译码 出多位。P字段中的P 1P4是四个测试字位。其功能是根据机器指令及相应微代 码进行译码，使微程序转入相应的微地址入口，从而实现微程序的顺序、分支、循环运行。B字段中的RS-B、RD-B、RI-B分别为源存放器选通信号

23、、目的存放器选通信号及变址寄 存器选通信号，其功能是根据机器指令来进行三个工作存放器R0、R1及R2的选通译码。A字段中的LDRI为从输入设备组件中读入数据使能控制信号。系统涉及到的微程序流程如图5.2所示，这里“取指是公用微指令，为了能确定不同机器指令有各自不同的微程序转向，我们在这里以指令存放器的前4位IR7IR4作为测试条件，引入了 P 1指令测试字段，如此，对于五条机器指令，就可以有五路P 1测试分支，对于每一指令分别予以微程序解释。由图5.2微程序流程图中可以看到，在执行机器指令IN的时候要执行三条微指令：01、02和10,每个微指令需要一个 CPU周期来执行，所以执行一条机器指令I

24、N需要三个CPU周期。INSW- RO<3101PS ARPC-1RAMBUS BUS-IR10i_DDOUT1303_yPC- ARPC=L_PC-ARPC：-1R.ALC- BUSEL, ARRO-iEUSEUS-沁MRAM- BUSBUSPDR2RAM- BUS RUS- AR1416I 01RAM-： BUS；BUS-ARRAM- BUSBUS-： XRAM- BUS BUS XRAMBUSBUS 宁DR0?25ClDRILLEDrDRiHPARORO- DRl0601C-l图5.2微程序流程图当全部微程序设计完毕后，应将每条微指令代码化，表3即为将图5.2的微程序流程图按微指令

25、格式转化而成的二进制微代码表。表3二进制代码表微地址S3 S2 S1 S0 M CN WEM17 M16ABPA 5卩A0000 0 0 00 0 01 10 0 00 0 01 0 00 1 0 0 0 0010 0 0 00 0 01 11 1 01 1 01 1 00 0 0 0 1 0020 0 0 00 0 00 11 0 00 0 00 0 10 0 1 0 0 0030 0 0 00 0 00 11 1 00 0 00 0 00 0 0 1 0 0040 0 0 00 0 00 10 1 10 0 00 0 00 0 0 1 0 1050 0 0 00 0 01 10 1 00

26、0 10 0 00 0 0 1 1 0061 0 0 10 1 01 10 0 11 0 10 0 00 0 0 0 0 1070 0 0 00 0 00 11 1 00 0 00 0 00 0 1 1 0 1100 0 0 00 0 00 00 0 10 0 00 0 00 0 0 0 0 1110 0 0 00 0 01 11 1 01 1 01 1 00 0 0 0 1 1120 0 0 00 0 01 11 1 01 1 01 1 00 0 0 1 1 1130 0 0 00 0 01 11 1 01 1 01 1 00 0 1 1 1 0140 0 0 00 0 01 11 1 01

27、 1 01 1 00 1 0 1 1 0150 0 0 00 0 10 10 0 00 0 10 0 00 0 0 0 0 1160 0 0 00 0 00 11 1 00 0 00 0 00 0 1 1 1 1170 0 0 00 0 00 10 1 00 0 00 0 00 1 0 1 0 1200 0 0 00 0 01 11 1 01 1 01 1 00 1 0 0 1 0210 0 0 00 0 01 11 1 01 1 01 1 00 1 0 1 0 0220 0 0 00 0 00 10 1 00 0 00 0 00 1 0 1 1 1230 0 0 00 0 01 10 0 0

28、0 0 00 0 00 0 0 0 0 1240 0 0 00 0 00 00 1 00 0 00 0 00 1 1 0 0 0250 0 0 00 1 11 00 0 01 0 10 0 00 0 0 0 0 1260 0 0 00 0 00 11 0 10 0 01 1 00 0 0 0 0 1270 0 0 00 1 11 00 0 01 0 10 0 00 1 0 0 0 0300 0 0 00 1 10 10 0 01 0 10 0 00 1 0 0 0 0本实验设计机器指令程序如表 4所示。表4实验中机器指令解释表地址二进制内容二进制助记符说 明0000 00000000 0000

29、IN将输入数据送R0存放器0000 00010001 0000ADD 0AHRO+0AH >R00000 00100000 1010地址0000 00110010 0000STA 0BHR0 >0BH0000 01000000 1010地址0000 01010011 0000OUT 0BH0BH >LED0000 01100000 1011地址0000 01110100 0000JMP 00H00H>PC0000 10000000 0000:跳转地址0000 10100000 0001加数，可自定0000 1011:求和结果保存在0B单兀中 本程序使用五条机器指令编写指

30、令程序，内存映象装入起始地址00H如表4。本程序从输入设备组件中读入数据，与内存组件中地址为OAH中的数据进行相加，和存入内存中的OBH中，并在输出设备组件中显示，本程序不断循环运行，直到用户中断实验。平台中模型机搭建说明如下：模型机的组成结构复杂，弓I脚很多，所以连线很复杂，模型机的连线图如图5.3所示,在搭建模型机图的时候最好参考图5.1中的模型机结构图，这里将模型机分成五个局部来让大家看清模型机中各个组件的连线方法。这五个局部包括：模型机各个组件之间的数据连线、模型机微控中的控制信号的连线、模型机脉冲信号的连线、模型机中用来对组件进行功能控制的开关的连线及开关值的设置、模型机通用存放器的

31、连线。ImmTjimiB613fc ；0pi3£ iC7iLSlBl口7iLSl l i：C|t'E-.OR74LS374图5.3模型机的连线总图1各个组件之间数据信号的连线如图5.4所以为模型机各个组件之间的数据信号连线图，在平台菜单栏“实验参考图 中“模型机各个部件的连接关系图可以看得更清晰，其中大多数用到了4、8、3连线组,同时可以看到大多数组件是与数据总线相连接的。组件之间的通路可以参考图1中各个组件的连接关系。2微程序控制信号的连线如图5.5所以为模型机微程序控制信号的连线图，在平台菜单栏“实验参考图中“模型机的控制信号连法图可以看得更清晰，其中主要是展示微控制存储

32、器的24个控制信号应该怎样连接到其他的各个组件，以控制它们的工作。微控制存储器输出的 24为信号中A、B和P字段需要经过3个译码器译码出多个控制信号， 如表5所示，其中LDRI信号对应图1模型机结构图中的SWG使能控制信号，P1P4是用于微程序执行时的条件测试。表5 A、 B、 P字段的译码信号A字段B字段P字段151413控制信号121110控制信号987控制信号000000000001LDRI001RS G001P1010LDDR1010RD G010P2011LDDR2011RI_G011P3100LDIR100299_G100P4101LOAD101ALU_G101AR110LDAR110PC G110LDPCB字段中的RS-G、RD-G、RI-G分别为源存放器选通信号、目的存放器选通信号及变址存放器选通信号，其功能是根据机器指令进行三个工作存放器R0、R1及R2的选通译码，其原理图如图5.6，图中1013为指令存放器的第 03位，LDRi为打入工作存放器信号的译码器使能控制位。图 5.6中RS-B、RD-B、RI-B分别对应B字段中的RS-G、RD-G、RI-G , 图 5.6 中的 R0-B、R1-B、R2-B 分别对应图 5.5 中 RegChoose组件的 R0-G、R1-G 及 R2-G信号Rj口10BLDdAor? 01