实验一基本门电路逻辑功能的测试

1、实验一实验一 基本门电路逻辑功能的测试基本门电路逻辑功能的测试 一、实验目的一、实验目的 1熟悉能主要门电路的逻辑功；熟悉能主要门电路的逻辑功； 2掌握基本门电路逻辑功能的测试方法。掌握基本门电路逻辑功能的测试方法。 二、实验仪器设备二、实验仪器设备1 1DZXDZX2B2B型电子学综合实验装置；型电子学综合实验装置；. .74LS0074LS00，74LS0274LS02，74LS0474LS04，74LS2074LS20，74LS5474LS54 。 三、实验原理三、实验原理 图图1-11-1与非门逻辑符号及与非门逻辑符号及74LS0074LS00外引线排列图外引线排列图(a)国内常用符号

2、 (b)国外常用符号(C)国际标准符号&(d)74LS00引脚排列14 13 12 11 10 9 8 1 2 3 4 5 6 7 VCCGND74LS00&图图1-2逻辑图及外引线排列逻辑图及外引线排列 1 2 3 4 5 6 7 14 13 12 11 10 9 8111174LS02VccGND 14 13 12 11 10 9 8 1 2 3 4 5 6 774LS04VccGND 14 13 12 11 10 9 8 1 2 3 4 5 6 774LS20NCNCVccGND& 14 13 12 11 10 9 8 1 2 3 4 5 6 774LS541VccGND&1双列直插式集

3、成芯片引脚排列规则：双列直插式集成芯片引脚排列规则： 正对集成电路型号或看标记（左边的缺口或小圆正对集成电路型号或看标记（左边的缺口或小圆点标记），从左下角开始按逆时针方向以点标记），从左下角开始按逆时针方向以1 1，2 2，3 3依依次排列到最后一脚。次排列到最后一脚。 在标准形在标准形TTLTTL集成电路中，电源端集成电路中，电源端VccVcc一般一般排在左排在左上端，接地端（上端，接地端（GNDGND）一般一般排在右下端，如排在右下端，如74LS0074LS00。 若集成芯片引脚上的功能标号为若集成芯片引脚上的功能标号为NCNC，则表示该引，则表示该引脚为空脚，与内部电路不连接。脚为空脚

4、，与内部电路不连接。 多余输入端的处理多余输入端的处理对于与非门对于与非门, ,其输入中任一个为低电平其输入中任一个为低电平“0”0”时，时，输出便为高电平输出便为高电平“1”1”。只有当所有输入都为高电平。只有当所有输入都为高电平“1”1”时，输出才为低电平时，输出才为低电平“0”0”。对于对于TTLTTL逻辑电路，输入端如果逻辑电路，输入端如果悬空悬空可看做；逻辑可看做；逻辑1 1，但为防止干扰信号引入，一般不悬空，可将多余的，但为防止干扰信号引入，一般不悬空，可将多余的输入端接输入端接高电平高电平或者和一个或者和一个有用输入端有用输入端连在一起。连在一起。对对MOSMOS电路输入端不允许

5、悬空。电路输入端不允许悬空。对于或非门，闲置输入端应接对于或非门，闲置输入端应接地地或或低电平低电平，也可以，也可以和一个和一个有用输入端有用输入端连在一起。连在一起。 四、实验内容及方法四、实验内容及方法 1逻辑功能测试逻辑功能测试 与非门逻辑功能的测试与非门逻辑功能的测试 将将74LS2074LS20插入实验台插入实验台14P14P插座，注意集成块上的标插座，注意集成块上的标记，不要插错。记，不要插错。将集成块将集成块VccVcc端与电源端与电源+5V+5V相连，相连，GNDGND与电源与电源“地地”相连。相连。选择其中一个与非门，将其选择其中一个与非门，将其4 4个输入端个输入端A A、

6、B B、C C、D D分别与四个逻辑开关相连，输出端分别与四个逻辑开关相连，输出端Y Y与逻辑笔或逻辑电与逻辑笔或逻辑电平显示器相连，如图平显示器相连，如图1-21-2。根据表。根据表1-11-1中输入端的不同中输入端的不同状态组合，分别测出输出端的相应状态，并将结果填状态组合，分别测出输出端的相应状态，并将结果填入其中。入其中。表1-1 输入端输出端ABCDLED11110111001100010000接逻辑电平接电平显示DCBAYVccGND 74LS20图图1-21-2147&或非门逻辑功能的测试或非门逻辑功能的测试 将将74LS0274LS02集成芯片按照上述方法插入实验台的集成芯片按

7、照上述方法插入实验台的14P14P插座，选择其中一个或非门，将其输入端与逻辑电平相插座，选择其中一个或非门，将其输入端与逻辑电平相连，输出端与逻辑电平显示器相连，如图连，输出端与逻辑电平显示器相连，如图1-31-3。根据表。根据表1-21-2中输入端的不同状态组合，分别测出输出端的相应中输入端的不同状态组合，分别测出输出端的相应状态，并将结果填入其中。状态，并将结果填入其中。 表1- 输入端输出端ABLED001101接逻辑电平接电平显示BAYVccGND1/4 74LS02图图1-31-31471与与或非门逻辑功能的测试或非门逻辑功能的测试 输 入 端输出端3、4、5、9、10、11 121

8、213LED010100111001100010110001100010表1- 39 541213211110VccGND14774LS54接逻辑电平接电平显示6图图1-41-41&2 2传输性能和控制功能的测试传输性能和控制功能的测试 参照图参照图1-51-5，从，从74LS0074LS00芯片中选取一个芯片中选取一个2 2输入与非门，输入与非门，A A输入端接频率为输入端接频率为1Hz1Hz的脉冲信号，的脉冲信号，B B输入端接逻辑电平输入端接逻辑电平开关，输出端开关，输出端Y Y接示波器。用双踪示波器同时观察接示波器。用双踪示波器同时观察A A输入输入端的脉冲波形和输出端端的脉冲波形和输

9、出端Y Y的波形，并注意两者之间的相的波形，并注意两者之间的相位关系。按表位关系。按表1-41-4的要求测试，并将结果填入表中。的要求测试，并将结果填入表中。 表1- 接逻辑电平接示波器BAYVccGND&图图1-51-51471Hz连续脉冲1/4 74LS00输入端 输出端 参照图参照图 1-61-6，从，从74LS0274LS02芯片中选取一个芯片中选取一个2 2输入或非输入或非门，门，A A输入端接频率为输入端接频率为1Hz1Hz的脉冲信号，的脉冲信号，B B输入端接逻辑输入端接逻辑电平开关，输出端电平开关，输出端Y Y接示波器，将测试结果填入表接示波器，将测试结果填入表1-51-5。

10、接逻辑电平接示波器BAYVccGND1图图1-61-61471Hz连续脉冲1/4 74LS02表1- 输入端 输出端 参照图参照图 2-72-7，将，将74LS5474LS54集成芯片将其输入端集成芯片将其输入端2 2、1212、1313分别与四个逻辑电平相连，输入端分别与四个逻辑电平相连，输入端1 1接频率为接频率为1Hz1Hz的的脉冲信号，其余输入端接地，输出端与逻辑电平显示器脉冲信号，其余输入端接地，输出端与逻辑电平显示器相连。按表相连。按表2-62-6的要求测试，并将结果填入表中。的要求测试，并将结果填入表中。 表1-6 输入端 输出端 3、4、5、9、10、11121321LED00001000101139 541213211110VccGND14774LS5