数字电子技术基础6时序逻辑电路

1、第六章第六章 时序逻辑电路时序逻辑电路6.1 概述概述6.2 时序逻辑电路的分析方法时序逻辑电路的分析方法6.4 时序逻辑电路的设计方法时序逻辑电路的设计方法6.3 若干常用的时序逻辑电路若干常用的时序逻辑电路6.5 时序逻辑电路中的竞争时序逻辑电路中的竞争-冒险现象冒险现象*6.6 用用Multisim 7分析时序逻辑电路分析时序逻辑电路内容提要内容提要 本章系统讲授本章系统讲授时序逻辑电路的工作原理时序逻辑电路的工作原理和分析方法、设计方法。和分析方法、设计方法。重点内容有：重点内容有： 1、时序逻辑电路在电路结构和逻辑功、时序逻辑电路在电路结构和逻辑功能上的特点，以及逻辑功能的描述方法；

2、能上的特点，以及逻辑功能的描述方法； 2、同步时序逻辑电路的分析方法和设、同步时序逻辑电路的分析方法和设计方法；计方法； 3、常用中规模集成时序逻辑电路器件、常用中规模集成时序逻辑电路器件的应用。的应用。时序电路的特点：时序电路的特点：具有记忆功能。具有记忆功能。在数字电路中，凡是任一时刻的稳定输出不仅在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，而且决定于该时刻的输入，而且还和电路原来的状态有还和电路原来的状态有关关者，都叫做时序逻辑电路，简称者，都叫做时序逻辑电路，简称时序电路时序电路。组合逻辑电路组合逻辑电路存储电路存储电路.XQYZ时序电路的基本单元：时序电路的基本单元：

3、触发器。触发器。6.1 6.1 概述概述一、时序逻辑电路的基本结构及特点一、时序逻辑电路的基本结构及特点X: 时序逻辑电路的输入信号时序逻辑电路的输入信号Q: 存储电路的输出信号存储电路的输出信号Y: 时序逻辑电路的输出信号时序逻辑电路的输出信号Z: 存储电路的输入信号存储电路的输入信号Q)F(X,Y 输出方程输出方程Q)G(X,Z 驱动方程驱动方程)QH(Z,Q*状态方程状态方程组合逻辑电路组合逻辑电路存储电路存储电路.XQYZ二、时序逻辑电路的分类二、时序逻辑电路的分类电路中所有触发器的时钟输入端电路中所有触发器的时钟输入端接同一个时接同一个时钟脉冲源。钟脉冲源。电路中没有统一的时钟脉冲源

4、。电路中没有统一的时钟脉冲源。同步同步时序逻辑电路时序逻辑电路异步异步时序逻辑电路时序逻辑电路因此各个触发器状态变换的时间先后不一因此各个触发器状态变换的时间先后不一 。 有的触发器直有的触发器直接受输入计数脉冲控制，有的触发器则是把其接受输入计数脉冲控制，有的触发器则是把其它触发器的输出信号作为自己的时钟脉冲，它触发器的输出信号作为自己的时钟脉冲， 各触发器状态的翻转几乎是同时的。各触发器状态的翻转几乎是同时的。MealyMealy型时序逻辑电路：型时序逻辑电路：MooreMoore型时序逻辑电路：型时序逻辑电路：根据输出信号的特点分为：根据输出信号的特点分为：根据存储电路中触发器的时钟控制

5、情况分为：根据存储电路中触发器的时钟控制情况分为：输出与输入输出与输入变量变量无关无关输出与输入变量有关输出与输入变量有关 由于时序电路工作时是在电路的有限个状由于时序电路工作时是在电路的有限个状态间按一定的规律转换的，故在现代数字电态间按一定的规律转换的，故在现代数字电路中时序电路又称为路中时序电路又称为状态机（状态机（State Machine 简称简称SM）或算法状态机（）或算法状态机（Algorithmic State Machine 简称简称ASM）。）。6.2 6.2 时序逻辑电路的分析方法时序逻辑电路的分析方法一、分析步骤：一、分析步骤：1.1. 写三大方程；写三大方程；3.3.

6、确定时序逻辑电路的确定时序逻辑电路的逻辑功能逻辑功能。6.2.1 6.2.1 同步时序逻辑电路的分析方法同步时序逻辑电路的分析方法2.2.根据三大方程描述时序电路的根据三大方程描述时序电路的状态转换表状态转换表或或状态转换图状态转换图或或时序图时序图；驱动方程驱动方程状态方程状态方程输出方程输出方程例例6.2.1 试分析图试分析图6.2.1时序逻辑电路的逻辑功能，写时序逻辑电路的逻辑功能，写出它的驱动方程、状态方程和输出方程。出它的驱动方程、状态方程和输出方程。FF1、 FF2和和FF3是三个主从结构的是三个主从结构的TTL触发器，下降沿动触发器，下降沿动作，输入端悬空时和逻辑状态作，输入端悬

7、空时和逻辑状态1等效。等效。解：解：（1）写各驱动方程式）写各驱动方程式321QQJ1K112QJ 312QQK213QQJ23QK C11J1KQ1Q1FF1C11J1KQ2Q2FF2C1 1J1KQ3Q3FF3&1CLKY（2）写各状态方程式）写各状态方程式QKQJQ*132*1QQQQ23121*2QQQQQQ32321*3QQQQQQ（3）写输出方程）写输出方程32QQY 至此，我们写出至此，我们写出了三大方程，但了三大方程，但是，我们并不清是，我们并不清楚这个电路的作楚这个电路的作用用！321QQJ1K112QJ 312QQK213QQJ23QK 6.2.2 6.2.2 时序

8、逻辑电路的状态转换表、时序逻辑电路的状态转换表、状态转换图、状态机流程图和时序图状态转换图、状态机流程图和时序图一、状态转换表一、状态转换表 状态转换表就是一个状态转换表就是一个特殊的真值表特殊的真值表，它记录的是在，它记录的是在当前时刻的输入与当前状态下，当前的输出情况与下一当前时刻的输入与当前状态下，当前的输出情况与下一时刻的状态变化情况。时刻的状态变化情况。次态次态/输出输出输入输入现态现态XQ Q*/Z二、状态转换图二、状态转换图 反映时序逻辑电路状态转换规律及输入反映时序逻辑电路状态转换规律及输入输出的取值关系的图形。输出的取值关系的图形。Q1Q0X/Z00010/01/11/00/

9、1例例6.2.2 6.2.2 试列出图试列出图6.2.16.2.1所示电路的状态转换表。所示电路的状态转换表。Q3Q2Q1 Q3*Q2*Q1*Y0 0 00 0 10 0 1 00 1 0 00 1 00 1 11 0 01 0 11 1 01 1 10 1 1 01 0 0 01 0 1 01 1 0 00 0 0 10 0 0 1缺少缺少111111为为初态的情况初态的情况CLKQ3Q2Q1Y0 0 000 0 100 1 000 1 101 0 001 0 101 1 011 1 11状状态态方方程程输输出出方方程程32QQY 132*1QQQQ23121*2QQQQQQ32321*3Q

10、QQQQQ7 7进制计数器进制计数器其中其中Q3Q2Q1为计数状态，为计数状态，Y为进位为进位我们可以把状态转换表表示为我们可以把状态转换表表示为状态转换图状态转换图的形式的形式CLKQ3Q2Q1Y0000010010201003011041000510106110101111000001010011100101110111/0/0/0/0/0/0/1/1Q3Q2Q1/Y驱动方程状状态态方方程程输输出出方方程程输入输入输出输出状态状态时钟脉冲时钟脉冲21212121QQAQQAQQAQQAYCLK212*211*1QQADQQDQ例例6.2.3 分析图分析图6.2.3所示电路的逻辑功能。所示电

11、路的逻辑功能。如何写状态转换表或图？QQAQQQ21*21*12121QQAQQAYA AQ Q2 2Q Q1 1Q Q2 2* *Q Q1 1* *Y Y000010001010011100110001100111111100110010101000AQ Q2 2Q Q1 10100 01 11 10Q Q2 2* *Q Q1 1* */Y/Y01/010/011/000/111/100/001/010/0 状态转换表状态转换表状态转换图状态转换图A=0加法计数器加法计数器AQ Q2 2Q Q1 10100 01 11 10Q Q2 2* *Q Q1 1* */Y/Y01/010/011/0

12、00/111/100/001/010/0A=1减法计数器减法计数器电路的电路的逻辑功能逻辑功能: 2位二进制加减可逆计数器。位二进制加减可逆计数器。三、状态机流程图（三、状态机流程图（SM图）图） SM图中使用的图形符号有三种：图中使用的图形符号有三种：输出列表输出列表（或操作（或操作）状态状态名称名称状态状态编码编码条件条件01条件输出条件输出列表列表图图6.2.5 SM图中使用的三种图形符号图中使用的三种图形符号(a)状态框状态框 (b)判断框判断框 (c)条件输出框条件输出框 SM SM图采用类似于编写计算机程序时使用的程序图采用类似于编写计算机程序时使用的程序流程图的形式，表示在一系列

13、时钟脉冲作用下时序流程图的形式，表示在一系列时钟脉冲作用下时序电路状态转换的流程以及每个状态下的输入和输出。电路状态转换的流程以及每个状态下的输入和输出。图图6.2.6 SM模块举例模块举例Y1,Y2S1001A01Y3B01Y4123图图6.2.3电路的电路的 SM图如图图如图6.2.7所示。所示。 CLKQ3Q2Q1Y0000010010201003011041000510106110101111CLKCLKQ3Q2Q1Y ttttt01234567假设初始状态为假设初始状态为000000在输入信号和时钟脉冲序列作用下，电路状态、在输入信号和时钟脉冲序列作用下，电路状态、输出状态随时间变化

14、的波形图叫做输出状态随时间变化的波形图叫做时序图时序图。四、时序图四、时序图* *6.2.3 6.2.3 异步时序逻辑电路的分析方法异步时序逻辑电路的分析方法1、写三大方程、写三大方程驱驱动动方方程程状状态态方方程程输出方程输出方程)(0000*0cpQcpQQ)()(013113*1QQQcpQQQ)()(1222*2QQcpQQ)()(03213321*3QQQQcpQQQQ例例6.2.4 分析图分析图6.2.10所示电路的逻辑功能。所示电路的逻辑功能。2.分析其功能)(00*0cpQQ)(013*1QQQQ)(12*2QQQ)(0321*3QQQQQ30QQC CPCP0 0Q Q3 3

15、Q Q2 2Q Q1 1Q Q0 0C C设初态为设初态为00000000作状态转换图可以看出这是一个可以看出这是一个异步十进制加法计数器异步十进制加法计数器！3. 检验其能否检验其能否自动启动自动启动 ？什么叫什么叫 “自动启动自动启动” ? 四个触发器本应有十六个稳定状态四个触发器本应有十六个稳定状态 ，可，可上图电路的状态图中只有十个状态。如果由上图电路的状态图中只有十个状态。如果由于某种原因进入了其余的六个状态当中的任于某种原因进入了其余的六个状态当中的任一个状态，若电路能够自动返回到计数链一个状态，若电路能够自动返回到计数链 ( 即有效循环即有效循环 ) ，人们就称其为，人们就称其为

16、能自动启动能自动启动。6.3 若干常用的时序逻辑电路若干常用的时序逻辑电路6. 3.1 寄存器和移位寄存器寄存器和移位寄存器 寄存器寄存器是计算机的主要部件之一，它用来是计算机的主要部件之一，它用来暂时存放暂时存放数据或指令数据或指令。由于一个触发器可以存由于一个触发器可以存储储1 1位信息，位信息，n n个触发器就可以构成一个个触发器就可以构成一个n n位的寄位的寄存器。存器。一、寄存器一、寄存器0 1 1 0 1 0 1 10 1 1 0 1 0 1 11 1 0 1 1 0 1 1并行输入并行输入并行输出并行输出0 1 1 0 1 0 1 10 1 1 0 1 0 1 10 1 1 0

17、1 0 1 11 1 0 1 1 0 1 11 1 0 1 1 0 1 18位寄存器4位位D锁存器锁存器74LS75D D0 0D D1 1D D2 2D D3 3Q Q0 0Q Q1 1Q Q2 2Q Q3 3CPCPA ACPCPB B并行输入并行输入并行输出并行输出图图6.3.1 74LS75的逻辑图的逻辑图4位寄存器位寄存器74HC175D D0 0D D1 1D D2 2D D3 3Q Q0 0Q Q1 1Q Q2 2Q Q3 3CPCPR Rd d图图6.3.2 74HC175的逻辑图的逻辑图CC4076：三态输出的：三态输出的4位寄存器位寄存器异步清异步清0 0端端选通端选通端置

18、数置数/ /保持端保持端1）LDA+LDB=1时：时：电路装入数据；电路装入数据；2）LDA+LDB=0时：时：电路保持状态；电路保持状态；3）ENA=ENB=0时：时：Q端数据输出；端数据输出；ENA+ENB=1时：时：输出处于高阻态；输出处于高阻态；二、二、 移位寄存器移位寄存器 所谓所谓“移位移位”，寄存器寄存器左移左移(a)寄存器寄存器右移右移(b)寄存器寄存器双向双向移位移位(c) 就是将寄存器所存各位就是将寄存器所存各位 数据，数据， 在移位脉冲的作用下，在移位脉冲的作用下， 依次向左或依次向左或向右移动。向右移动。 根据根据移位方向移位方向，常把它分成，常把它分成左左移寄存器移寄

19、存器、右移寄存器右移寄存器和和 双向移位寄存器双向移位寄存器三种：三种： 根据移位数据的根据移位数据的输入输出输入输出方式方式，又可将它分为下述四种电，又可将它分为下述四种电路结构：路结构： 串串行输行输入入串串行输行输出出 串串行输行输入入并并行输行输出出 并并行输行输入入串串行输行输出出 并并行输行输入入并并行输行输出出FFFFFFFF串入串出串入串出输入输入输出输出输入输入串入并出串入并出FFFFFFFF一一个输个输入入端，端，一一个输个输出出端端输出输出一一个输个输入入端，端，多多个输个输出出端端并入串出并入串出FFFFFFFF输输 入入输出输出并入并出并入并出FFFFFFFF输输 入

20、入输输 出出多多个输个输入入端，端，一一个输个输出出端端多多个输个输入入端，端，多多个输个输出出端端QQ DQQ DQQ DQQ DRDCLR移位移位脉冲脉冲CPDI串行串行输出输出3210清零清零脉冲脉冲1. 四位四位串入串入 - 串出串出的左移寄存器的左移寄存器D0 DID1 Q Q0 0D2 Q Q1 1D3 Q Q2 2DI串行串行输出输出移位移位脉冲脉冲CP串行串行输入输入RDCLR清零清零脉冲脉冲并并 行行 输输 出出DOQ3Q2Q1Q0 D3D2D1D0QQ DQQ DQQ DQQ D移位移位脉冲脉冲CP串行串行输出输出3210D3 Q Q2 2 D2 Q Q1 1D1 Q Q0

21、 0D0 DI设初态设初态 Q3Q2Q1Q0 00000 0 0 00 0 0 00 0 0 10 0 0 1 0 0 1 1 0 0 1 1 0 1 1 0 0 1 1 0 1 1 0 1 1 1 0 1 0 0 0 10 0 0 1 0 0 1 1 0 0 1 1 0 1 1 0 0 1 1 0 1 1 0 1 1 1 0 1 1 0 1 0 1 0 1 0 DI（1101）工作原理：工作原理：经过经过4个移位脉冲后，串行输入的数据，并行输出。个移位脉冲后，串行输入的数据，并行输出。Q3Q2Q1Q0 D3D2D1D0QQ DQQ DQQ DQQ D移位移位脉冲脉冲CP串行串行输出输出321

22、0D3 Q Q2 2 D2 Q Q1 1D1 Q Q0 0D0 DI设初态设初态 Q3Q2Q1Q0 00001 1 0 11 1 0 11 0 1 01 0 1 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 1 01 0 1 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 DI（1101）经过经过8个移位脉冲后，串行输入的数据从个移位脉冲后，串行输入的数据从Q3端串行输出。端串行输出。CPQDQQ3DQDQD移位移位脉冲脉冲串行串行输出输出Q1Q2Q

23、02. 四位串入四位串入 - 串出的串出的右移右移寄存器：寄存器：D1 Q Q2 2D2 Q Q3 3D3 DID0 Q Q1 1DI串行串行输入输入串行串行输出输出四位四位串入串入 - 串出串出的左移寄存器的左移寄存器串行串行输出输出串行串行输出输出QQ DQQ DQQ DQQ DRDCLR移位移位脉冲脉冲CPDI3210清零清零脉冲脉冲D0 DID1 Q Q0 0D2 Q Q1 1D3 Q Q2 2DI移位移位脉冲脉冲CP串行串行输入输入RDCLR清零清零脉冲脉冲并并 行行 输输 出出在同一电路中，如何实现既在同一电路中，如何实现既能左移，又能右移能左移，又能右移 ?提示：左移、右移有乘法

24、和除法提示：左移、右移有乘法和除法的功能！的功能！3. 3. 双向移位寄存器的构成双向移位寄存器的构成 ： 设置控制端设置控制端 S，S0 时，左移时，左移 ； S1 时，右移时，右移 。左移左移寄存器：寄存器：D0 DILD1 Q Q0 0D2 Q Q1 1D3 Q Q2 2右移右移寄存器：寄存器：D1 Q Q2 2D2 Q Q3 3D3 DIRD0 Q Q1 1D0 = S DIL SQ1 D2 = SQ1 SQ3 D3 = SQ2 S DIR D1 = SQ0 SQ2 具体电路具体电路 ：D0 = S DIL SQ1 D2 = SQ1 SQ3 D3 = SQ2 S DIR D1 = SQ

25、0 SQ2 QQDQQDQQDQQDCP32101&1&1&1&SDIRDIL集成寄存器集成寄存器74LS194A74LS194A是多功能移位寄存器是多功能移位寄存器右移右移串行串行输入输入左移左移串行串行输入输入并行置数并行置数输入端输入端VCCQ0Q1Q2Q3S1S0CP16151413121110913456782QAQBQCQDCPS1S0CLRLDCBARD0D1D2D3DIRDILRDGND74LS194控制端控制端图图6.3.6 双向移位寄存器双向移位寄存器74LS194A0110120110101SSQSSQSSDSSQR74LS194的工作原理

26、的工作原理清零清零, Q3 Q2 Q1Q0=0000;CP0 = CP1= CP2= CP3=CP以以FF1为例说明为例说明 （CP= 时）时）111*1QRSQ11RS 1*1RQ （1）RD=0时：时：（2）RD=1时：时：由逻辑图可知：由逻辑图可知：0110120110101SSQSSQSSDSSQR0110120110101*1SSQSSQSSDSSQRQ 1）S1=S0=0时：时：保持保持；3）S1=1 ，S0=0时：时：2*1QQ 左移左移；1*1QQ 2）S1=0 ，S0=1时：时：0*1QQ 右移右移；4）S1=S0=1时：时：1*1DQ 并行置数。并行置数。011110 00

27、 11 01 1异步清零异步清零保保 持持右移右移(从从Q0向右移动向右移动)左移左移(从从Q3向左移动向左移动)并行置数并行置数XXXRDCPS1 S0功功 能能74LS194A双向移位寄存器双向移位寄存器D1D2D3D0Q1Q2Q3Q0RdCPS1S0DIRDIL1 1、用、用2 2片片74LS194A74LS194A设计设计8 8位双向移位寄存器位双向移位寄存器74LS194A双向移位寄存器双向移位寄存器D1D2D3D0Q1Q2Q3Q0RdCPS1S0DIRDILQ0Q1Q2Q3Q4Q5Q6Q7D0D1D2D3D4D5D6D7DIRDILQ0Q1Q2Q3Q4Q5Q6Q7D4D5D6D7D

28、0D1D2D3DIRDIL其余的线，同学们自己完成！其余的线，同学们自己完成！74LS194A双向移位寄存器双向移位寄存器D1D2D3D0Q1Q2Q3Q0RdCPS1S0DIRDIL集成寄存器集成寄存器74LS194的应用举例的应用举例D6D5D4D3D2D1D0并并行行输输入入串行输出串行输出数数据据传传送送方方式式变变换换电电路路(1) 因为有因为有7位并行输入，故需使用两片位并行输入，故需使用两片74LS194；(2) 用最高位用最高位QD2作为它的串行输出端。作为它的串行输出端。2、数据传送方式变换电路、数据传送方式变换电路 具体电路具体电路&G1S0SCP1QA1QB1QC1

29、QD1S0S1CP2QA2QB2QC2QD2A1B1C1D1A2B2C2D2D0D1D2D3D4D5D6+5V+5VCP启动启动脉冲脉冲移位移位脉冲脉冲&G2串行输出串行输出并行输入并行输入74LS194 (1)74LS194 (2)DIRDIRS1 S0=01右移，右移，S1 S0=11并行输入并行输入例例6.3.1 试分析图试分析图6.3.8电路的逻辑功能，并电路的逻辑功能，并指出在图指出在图6.3.9所示的所示的时钟信号及时钟信号及S1、S0作用作用下下t4时刻以后，输出时刻以后，输出Y与输入与输入M、N在数值上在数值上的关系。的关系。1）主体电路：两片）主体电路：两片74283

30、构成的构成的8位并行加法器位并行加法器；Y=y7 y6 y5 y4 y3y2 y1 y0 =A+B=A7 A6 A5 A4A3 A2 A1 A0+ B7B6B5B4B3B2B1B02）两片）两片74LS194构成的构成的8位移位寄存器，产生加数位移位寄存器，产生加数A=A7 A6 A5 A4A3 A2 A1 A0 ；3）两片）两片74LS194构成的构成的8位移位寄存器，产生加数位移位寄存器，产生加数B=B7B6B5B4B3B2B1B0。t1时刻时刻:S1=S0=1,74LS194处于并行输入状态，处于并行输入状态，M和和N分别存入两个分别存入两个8位移位寄存器位移位寄存器；t2时刻时刻:M和

31、和N同时右移一位，相当于两数各乘同时右移一位，相当于两数各乘2；到到t4时刻时刻:M又右移了两位，相当于又右移了两位，相当于M又乘又乘4；Y=M 8+N 26. 3. 计数器计数器1. 计数器的计数器的功能功能2. 计数器的计数器的分类分类异步计数器和同步计数器异步计数器和同步计数器加法计数器、减法计数器和加法计数器、减法计数器和可逆计数器可逆计数器 二进制计数器、二进制计数器、二十进制计数器、格雷码计数器等。二十进制计数器、格雷码计数器等。 记忆时钟脉冲的个数；用于记忆时钟脉冲的个数；用于定时定时、分频分频、产生节拍脉冲产生节拍脉冲及进行数字运算等等。及进行数字运算等等。按工作方式分：按工作

32、方式分：按数字增减分：按数字增减分：按计数器中数字的编码方式：按计数器中数字的编码方式：按按计数容量计数容量( (或称模数或称模数) )分：分： 十进制计数器、六十进制计数器十进制计数器、六十进制计数器一、同步计数器一、同步计数器 同步二进制计数器同步二进制计数器 同步二进制加法计数器同步二进制加法计数器 同步二进制减法计数器同步二进制减法计数器 同步二进制加同步二进制加/减可逆计数器减可逆计数器 同步十进制计数器同步十进制计数器 同步十进制加法计数器同步十进制加法计数器 同步十进制减法计数器同步十进制减法计数器 同步十进制加同步十进制加/减可逆计数器减可逆计数器 同步同步N进制计数器进制计数

33、器1、同步二进制加法计数器、同步二进制加法计数器2103102010QQQTQQTQT1T32103210*3210210*21010*10*0QQQQQQQQQQQQQQQQQQQQQQQ3210QQQQC CPQ3 Q2 Q1 Q0C0123456789100 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 010 0 11 0 1 000000000000CPQ3 Q2 Q1 Q0C1112131415161 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 0000010分频器分频器74

34、161同步同步置数，置数， 异步异步清零。清零。D3、D2、D1、D0: 预置数据输入端；预置数据输入端；EP、ET: 计数使计数使能端；能端；CP: 脉冲输入端；脉冲输入端；C: 进位输出端进位输出端RD: 异步清零端；异步清零端；LD: 同步预置数端；同步预置数端；功能及原理：功能及原理：（1）异步清零：）异步清零：（2）同步置数：）同步置数：J0=D0K0= D0K3= D3J3= D3K2= D2J2= D2K1= D1J1= D1（3）保持：）保持：J=K=0, 保持。保持。3*32*21*10*0DQ,DQ,DQ,DQRD=0 时，时， Q0 = Q1 = Q2 = Q3 =0;R

35、D=1， LD=0 时时,RD=LD=1，EP ET=0 时时, （4）计数：）计数：J0 = K0=1J1 = K1= Q0J2 = K2= Q0 Q1J3 = K3= Q0 Q1 Q2此时，电路为此时，电路为四位二进制同四位二进制同步加计数器步加计数器。RD=LD=1，EP = ET=1 时时, 74161的功能表：的功能表：清零清零RD预置预置LD使能使能EP ET时钟时钟CP预置数输入预置数输入D0 D1 D2 D3输输 出出Q0 Q1 Q2 Q3LHHHHXLHHHX XX XL XX LH HXXXX X X XA B C DX X X XX X X XX X X XL L L L

36、A B C D保保 持持保保 持持计计 数数ETEPCD0D1D2D3Q1Q2Q3Q0LDRD74LS161CP16151413121110123456789QAQDQDQCQBQAQBQCVCCTETPEPCPAABBCCDDCLRLOADRC串行进串行进 位输出位输出 允许允许GND时钟时钟清除清除输出输出数据输入数据输入置入置入74LS16174LS161引脚图：引脚图：2 2、同步二进制减法计数器、同步二进制减法计数器图图6. 3.15 用用T 触发触发器接成的同步二进器接成的同步二进制减法计数器制减法计数器CPQ3 Q2 Q1 Q0B01234567890 0 0 01 1 1 11

37、 1 1 01 1 0 11 1 0 01 0 1 11 0 1 01 0 0 11 0 0 00 1 1 11000000000CPQ3 Q2 Q1 Q0C101112131415160 1 1 00 1 0 10 1 0 00 0 1 10 0 1 00 0 0 10 0 0 000000003 3、同步二进制加、同步二进制加/ /减计数器减计数器图图6. 3.16 单时钟单时钟同步十六进制加同步十六进制加/减计数器减计数器74LS191CPISLDU/D工作工作状态状态X11X保持保持XX0X预置预置数数010加法加法计数计数011减法减法计数计数使能控制端使能控制端异步预置数控制端异步

38、预置数控制端110111010图图6. 3.18 双时钟双时钟同步十六进制加同步十六进制加/减计数器减计数器74LS193异步预置数控制端异步预置数控制端异步置零端异步置零端一、同步计数器一、同步计数器 同步二进制计数器同步二进制计数器 同步二进制加法计数器同步二进制加法计数器 同步二进制减法计数器同步二进制减法计数器 同步二进制加同步二进制加/减可逆计数器减可逆计数器 同步十进制计数器同步十进制计数器 同步十进制加法计数器同步十进制加法计数器 同步十进制减法计数器同步十进制减法计数器 同步十进制加同步十进制加/减可逆计数器减可逆计数器 同步同步N进制计数器进制计数器1、同步十进制加法计数器、

39、同步十进制加法计数器3021031023010QQQQQTQQTQQT1T110000000111000074160同步同步置数，置数，异步异步清零。清零。2、同步十进制减法计数器、同步十进制减法计数器2103321102321010QQQT)QQQ(QQT)QQQ(QT1T0000111110001111003、同步十进制、同步十进制加加/减计数器减计数器CPISLDU/D工作工作状态状态X11X保持保持XX0X预置预置数数010加法加法计数计数011减法减法计数计数异步置数异步置数二、异步计数器二、异步计数器 异步二进制计数器异步二进制计数器 异步二进制加法计数器异步二进制加法计数器 异步

40、二进制减法计数器异步二进制减法计数器 异步二进制加异步二进制加/减可逆计数器减可逆计数器 异步十进制计数器异步十进制计数器 异步十进制加法计数器异步十进制加法计数器 异步十进制减法计数器异步十进制减法计数器 异步十进制加异步十进制加/减可逆计数器减可逆计数器 异步异步N进制计数器进制计数器1 1、异步二进制计数器、异步二进制计数器3位二进制异位二进制异步加法计数器步加法计数器Q2 Q1 Q0C0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100000001 异步加法计数器采取从低位到异步加法计数器采取从低位到高位逐位进位的方式工作高位逐位进位的方式工作,各个触各

41、个触发器不同步触发。发器不同步触发。 选用选用3个个CP下降沿触发的下降沿触发的JK触触发器，分别用发器，分别用FF0、FF1、FF2表示表示, 3个触发器都应接成个触发器都应接成T触发器触发器。111221100KJKJKJ 3个个JK触发器都是在需要翻转时触发器都是在需要翻转时就有下降沿，不需要翻转时没有下降就有下降沿，不需要翻转时没有下降沿。沿。CPCP 001QCP 12QCP 异步二进制加法计数器异步二进制加法计数器异步二进制加法计数器异步二进制加法计数器0 0 01 1 1如何用上升沿触发的如何用上升沿触发的T触发器构成异步二进制加法器？触发器构成异步二进制加法器？异步二进制减法计

42、数器异步二进制减法计数器3位二进制异位二进制异步减法计数器步减法计数器Q2 Q1 Q0B0 0 01 1 11 1 01 0 11 0 00 1 10 1 00 0 110000000选用选用3个个CP下降沿触发的下降沿触发的JK触发器，触发器，分别用分别用FF0、FF1、FF2表示表示, 3个触个触发器都应接成发器都应接成T触发器触发器。111221100KJKJKJ3个个JK触发器都是在需要翻转时就触发器都是在需要翻转时就有下降沿，不需要翻转时没有下降有下降沿，不需要翻转时没有下降沿。沿。CPCP 001QCP 12QCP 异步二进制减法计数器异步二进制减法计数器 T触发器的触发沿触发器的

43、触发沿 连连 接接 规规 律律 上上 升升 沿沿 下下 降降 沿沿 加加 法法 计计 数数 1iiQCP 1iiQCP 减减 法法 计计 数数 1iiQCP 1iiQCP 二进制异步计数器二进制异步计数器级间连接规律级间连接规律计数脉冲输入到最低位触发器的计数脉冲输入到最低位触发器的CP端。端。2 2、异步十进制计数器、异步十进制计数器异步十进制加法计数器异步十进制加法计数器 在在4 4位异步二进制加法计数器的基础上修改得到，使计数位异步二进制加法计数器的基础上修改得到，使计数过程跳过过程跳过10101010到到11111111这六个状态。这六个状态。0 01 11 11 10 01 10 0

44、0 02 2、异步十进制计数器、异步十进制计数器异步十进制加法计数器异步十进制加法计数器 在在4 4位异步二进制加法计数器的基础上修改得到，使计数位异步二进制加法计数器的基础上修改得到，使计数过程跳过过程跳过10101010到到11111111这六个状态。这六个状态。1 10 00 00 01 11 10 00 02 2、异步十进制计数器、异步十进制计数器异步十进制加法计数器异步十进制加法计数器 在在4 4位异步二进制加法计数器的基础上修改得到，使计数位异步二进制加法计数器的基础上修改得到，使计数过程跳过过程跳过10101010到到11111111这六个状态。这六个状态。0 01 10 00

45、01 10 00 00 0Q3 Q2 Q1 Q00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1集成异步十进制加法计数器集成异步十进制加法计数器-74LS290-74LS290R01 R02:S91 S92:清清0输入端；输入端；置置9输入端；输入端；时钟脉冲输入端；时钟脉冲输入端；CP0 、CP1:Q0 Q3:计数器输出端。计数器输出端。 74LS290：异步十进制计数器，异步十进制计数器， 异步异步置数，置数，异步异步清零。清零。 结构：结构： 74LS290 74LS290 内部含有两个独立的计数

46、电路内部含有两个独立的计数电路由由1个个1位二进制计数器和位二进制计数器和1个异步五进制计数器构成。个异步五进制计数器构成。又称又称二二-五五-十进制加法计数器十进制加法计数器。模模2计数器：计数器：CP0为计数脉冲输入，为计数脉冲输入，Q0为输出；为输出；模模5计数器：计数器：CP1为计数脉冲输入，为计数脉冲输入，Q3 Q1为输出；为输出；8421码十进码十进制计数器：制计数器：CP0为计数脉冲输入，为计数脉冲输入，CP1与与Q0相连，相连，Q3 Q0为输出。为输出。74LS290S92R01R02S91Q1Q2Q3Q0CP0CP1CP0CPCP1Q1Q3Q2Q025Q3 Q2 Q1 0 0

47、 00 0 10 1 00 1 11 0 0Q00 1Q3 Q2 Q1 CP1 Q0 十进十进 制数制数010101010100 0 00 0 00 0 10 0 10 1 00 1 00 1 10 1 11 0 01 0 00 0 0012345678908421码十进制计数器：码十进制计数器：结论：上述连接方式形成结论：上述连接方式形成 BCD 码输出。码输出。74LS290的功能表的功能表H H L X X X L L L L(清零清零)H H X L X X L L L L(清零清零)X X H H X X H L L H (置置9)L X L X 0 二进制计数二进制计数(Q0)L

48、X X L 0 五进制计数五进制计数(Q3Q2Q1 ) X L L X Q0 8421码十进制计数码十进制计数X L X L Q1 5421码十进制计数码十进制计数复位输入复位输入 置位输入置位输入 时时 钟钟 输输 出出R01 R02 S91 S92 CP0 CP1 Q3 Q2 Q1 Q0三、任意进制计数器的构成方法三、任意进制计数器的构成方法用用N进制计数器进制计数器 构成构成 M进制计数器进制计数器(1) MN： 需多片需多片N 进制计数器进制计数器级联级联构成。构成。并行进位方式：构成并行进位方式：构成同步同步计数器；计数器；串行进位方式：构成串行进位方式：构成异步异步计数器。计数器。

49、 各片的各片的CP同时接计数输入信号，低位同时接计数输入信号，低位片的片的进位信号进位信号作为高位片的计数作为高位片的计数使能使能信号。信号。 低位片的低位片的进位信号进位信号或或输出信号输出信号作为高位作为高位片的计数脉冲输入。片的计数脉冲输入。整体反馈清零方式：整体反馈清零方式：M=NN时：时：M为大于为大于N的素数时：的素数时： 各片各片N进制计数器级联；在进制计数器级联；在M状态译出异步置零状态译出异步置零信号，将各片计数器同时清零。信号，将各片计数器同时清零。 整体反馈置数方式：整体反馈置数方式： 将各片将各片N进制计数器级联；进制计数器级联； 在选定的某一状态下译出置数信号，将各片

50、计在选定的某一状态下译出置数信号，将各片计数器同时置入适当的数据，跳过多余的状态。数器同时置入适当的数据，跳过多余的状态。1 1、用同步清零端或置数、用同步清零端或置数端归零构成端归零构成M进制计数器进制计数器2 2、用异步清零端或置数、用异步清零端或置数端归零构成端归零构成M进制计数器进制计数器（1）写出状态）写出状态SM-1的二进的二进制代码。制代码。（2）求归零逻辑，即求同）求归零逻辑，即求同步清零端或置数控制端信步清零端或置数控制端信号的逻辑表达式。号的逻辑表达式。（3）画连线图。）画连线图。（1）写出状态）写出状态SM的二进制的二进制代码。代码。（2）求归零逻辑，即求异）求归零逻辑，

51、即求异步清零端或置数控制端信步清零端或置数控制端信号的逻辑表达式。号的逻辑表达式。（3）画连线图。）画连线图。异步清零、同步置数：异步清零、同步置数：74LS160 、74LS161；同步清零、同步置数同步清零、同步置数: 74LS162 、74LS163；异步清零、异步置数异步清零、异步置数: 74LS193、74LS192；只具有异步置数功能：只具有异步置数功能： 74LS190、74LS191；异步清零和异步置异步清零和异步置9功能：功能：74LS290。MN设计步骤设计步骤MN设计举例设计举例例例6.3.3 试用同步十进制计数器试用同步十进制计数器74160接成百接成百进制计数器。进制

52、计数器。M=100=1010，所以将两片所以将两片74160直接按并行进位直接按并行进位方式或串行行进位方式连接即可。方式或串行行进位方式连接即可。解解1：并行进位方式：并行进位方式解解2：串行进位方式：串行进位方式低片为低片为1001时，时， C=1；输入第十个计数脉冲时，输入第十个计数脉冲时，C由由1变为变为0，高片，高片计入一个脉冲。计入一个脉冲。例例6.3.4 试用同步十进制计数器试用同步十进制计数器74160接成二接成二十九进制计数器。十九进制计数器。解解1：整体置零方式：整体置零方式解解2：整体置数方式：整体置数方式思考题思考题 1.1.用用74LS16174LS161构成构成60

53、60进制计数器。进制计数器。 2.2.用用74LS16074LS160构成构成1212进制计数器。进制计数器。 3. 试设计一个电路，试设计一个电路，同时满足同时满足下述要求下述要求 ： （1）十二进制；）十二进制； （2）状态循环为）状态循环为: 001000110100010101100111100011011100101110101001以以 QDQCQBQA 为序：为序：四、移位寄存器型计数器四、移位寄存器型计数器1、环形计数器、环形计数器不能自启动！不能自启动！能自启动的环形计数器能自启动的环形计数器*0012*10*21*32QQQQQQQQQQ状态利用率太低！状态利用率太低！2、

54、扭环形计数器、扭环形计数器D0=f f (Q0,Q1,Q2,Q3)扭环形计数器状态转换图扭环形计数器状态转换图不能自启动！不能自启动！能自启动的扭环形计数器能自启动的扭环形计数器3210QQQD能自启动，有效能自启动，有效状态为状态为2n个。个。状态利用率提状态利用率提高了一倍！高了一倍！特点：电路每次特点：电路每次状态转换时，只状态转换时，只有一位触发器改有一位触发器改变状态。变状态。*6.3.3 顺序脉冲发生器顺序脉冲发生器在一些数字系统中，有时需要系统按照事在一些数字系统中，有时需要系统按照事先规定的顺序进行一系列的操作。先规定的顺序进行一系列的操作。这就要求系统的控制部分能给出一组在时

55、这就要求系统的控制部分能给出一组在时间上有间上有定先后顺序的脉冲信号，再用这定先后顺序的脉冲信号，再用这组脉冲形成所需要的各种控制信号。组脉冲形成所需要的各种控制信号。称产生这样一组顺序脉冲的电路为顺序脉称产生这样一组顺序脉冲的电路为顺序脉冲发生器。冲发生器。简单的顺序脉冲发生器简单的顺序脉冲发生器环形计数器工作在每个状态中只有一个环形计数器工作在每个状态中只有一个1的循环状态时就是顺序脉冲发生器。的循环状态时就是顺序脉冲发生器。用计数器和译码器构成用计数器和译码器构成的顺序脉冲发生器的顺序脉冲发生器计数器计数器译码器译码器Q0Q1Q2Q3Q0Q1Q2Q3QQQQDDDDQQQQFF0FF1F

56、F2FF3P0P1P2P3P4P5P6P7CPP0P1P2P3P4P5P6P7Q0Q1Q2Q3Q0Q1Q2Q3P4 = Q0 Q3P0 = Q0 Q3P1 = Q0 Q1P2 = Q1 Q2P3 = Q2 Q3P5 = Q0 Q1P6 = Q1 Q2P7 = Q2 Q3QQQQDDDDQQQQFF0FF1FF2FF3CP计数器计数器D3 = Q2D2 = Q1D1 = Q0D0 = Q30 0 0 01 0 0 01 0 0 01 1 0 01 1 0 01 1 1 01 1 1 01 1 1 11 1 1 10 1 1 10 1 1 10 0 1 10 0 1 10 0 0 10 0 0 1

57、0 0 0 00 0 0 0Q0 Q1 Q2 Q3 D0 D1 D2 D3D3 = Q2D2 = Q1D1 = Q0D0 = Q30 0 0 01 0 0 01 0 0 01 1 0 01 1 0 01 1 1 01 1 1 01 1 1 11 1 1 10 1 1 10 1 1 10 0 1 10 0 1 10 0 0 10 0 0 10 0 0 00 0 0 0Q0 Q1 Q2 Q3 D0 D1 D2 D3CPQ0Q1Q2Q312345678CPP0P1P2P3P4P5P6P7P0 = Q0 Q3P1 = Q0 Q1P2 = Q1 Q2P3 = Q2 Q3P4 = Q0 Q3P5 = Q0

58、 Q1P6 = Q1 Q2P7 = Q2 Q314325678用中规模集成电路构成的用中规模集成电路构成的顺序脉冲发生器顺序脉冲发生器*6.3.4 序列信号发生器序列信号发生器在数字信号的传输和数字系统的测试在数字信号的传输和数字系统的测试中，有时需要用到一组特定的串行数字中，有时需要用到一组特定的串行数字信号。如：信号。如：00010111。这种特定的串行数字信号叫做序列信这种特定的串行数字信号叫做序列信号。号。产生序列信号的电路称为序列信号发产生序列信号的电路称为序列信号发生器。生器。 可用计数器和数据选择器组成的序列信号发生器，可用计数器和数据选择器组成的序列信号发生器，如需产生一个如需

59、产生一个8位的序列信号位的序列信号00010111（时间顺序为自（时间顺序为自左向右），则可用一个左向右），则可用一个8进制计数器和一个进制计数器和一个8选选1数据选数据选择器组成，如图择器组成，如图6.3.56所示。所示。图图6.3.566.4 6.4 时序逻辑电路的设计方法时序逻辑电路的设计方法一、设计步骤一、设计步骤1.由给定的逻辑功能求出由给定的逻辑功能求出原始状态图或状态转换表原始状态图或状态转换表；（1）确定输入变量、输出变量及该电路应该包含的）确定输入变量、输出变量及该电路应该包含的状态；状态；（2）画出原始状态图；）画出原始状态图；2.状态化简状态化简；将将等价的状态等价的状态

60、进行合并。进行合并。在相同的输入下，有相同的输出且向在相同的输入下，有相同的输出且向同一个状态转换同一个状态转换6.4.1 6.4.1 同步时序逻辑电路的设计方法同步时序逻辑电路的设计方法基于基于74LS16174LS161、160160等中规模电路的设计；等中规模电路的设计；基于触发器的设计。基于触发器的设计。3.状态编码状态编码，画出编码形式的状态图及状态表；，画出编码形式的状态图及状态表；S0S1S2S30/01/00/01/01/11/10/00/0S0S1S20/01/00/01/01/10/0简化简化S2与与S3等价等价X=0时，时，Z=0, 次态为次态为S0SiX/ZX=1时，时，Z=1, 次态为次态为S3状态编码：状态编码：给简