东北大学数字信号处理课件-TMSCx数字信号处理器硬件结构

1、第第2章章 TMS320C54x数字信号处理器硬数字信号处理器硬件结构件结构l2.1 TMS320C54x的特点和硬件组成框图的特点和硬件组成框图l2.2 TMS320C54x的总线结构的总线结构l2.3 TMS320C54x的存储器分配的存储器分配l2.4 中央处理单元（中央处理单元（CPU）l2.5 TMS320C54x片内外设简介片内外设简介l2.6 硬件复位操作硬件复位操作l2.7 TMS320VC5402引脚及说明引脚及说明本章内容特点本章内容特点l和和MCU（MCS51）相比，硬件结构（）相比，硬件结构（CPU、存储器、内部总、存储器、内部总线）复杂得多，不易理解线）复杂得多，不易

2、理解l硬件结构和寻址方式、指令系统联系密切硬件结构和寻址方式、指令系统联系密切通过后续学习寻址方式、指令系统以及汇编语言程序设计时，进通过后续学习寻址方式、指令系统以及汇编语言程序设计时，进一步加深对硬件结构的理解一步加深对硬件结构的理解2.1 TMS320C54x的特点和硬件组成框图的特点和硬件组成框图TMS320C54x的主要特性：的主要特性：CPUl增强型的哈佛结构、先进的多总线结构增强型的哈佛结构、先进的多总线结构1个程序（存储器）总线，个程序（存储器）总线，3个数据（存储器）总线个数据（存储器）总线（PB， DB，CB，EB）4个地址总线个地址总线（PAB，DAB，CAB，EAB）8

3、组组16位总线位总线l40位算术逻辑运算单元（位算术逻辑运算单元（ALU），），40位桶型移位寄存器和位桶型移位寄存器和2个独立的个独立的40位累加位累加器器A、Bl17位位17位并行乘法器与位并行乘法器与40位专用加法器位专用加法器单周期乘法单周期乘法/累加（累加（MAC）运算）运算16位定点位定点DSP2.1 TMS320C54x的特点和硬件组成框图的特点和硬件组成框图CPU（续）（续）l比较、选择、存储单元（比较、选择、存储单元（CSSU）Viterbi操作的加法操作的加法/比较选择比较选择纠错码纠错码l指数编码器指数编码器在单周期内计算在单周期内计算40位累加器中数值的指数位累加器中数

4、值的指数l双地址生成器双地址生成器PAGEN、DAGEN8个辅助寄存器个辅助寄存器AR0AR72个辅助寄存器算术运算单元（个辅助寄存器算术运算单元（ARAU0,ARAU1）CSSU: Compare Select Store UnitPAGEN: Program Address GENerationDAGEN: Data Address GENerationARx: Auxiliary Register xARAUx: Auxiliary Register Arithmetic Unit x存储器存储器l64 K字程序存储器字程序存储器l64 K字数据存储器字数据存储器l64 K字字I/O空间

5、空间l在在C5402等器件中程序存储器可以扩展等器件中程序存储器可以扩展字：字：16位（位（bit)2.1 TMS320C54x的特点和硬件组成框图的特点和硬件组成框图指令系统指令系统l单指令重复和块指令重复操作单指令重复和块指令重复操作l块存储器传送指令块存储器传送指令l32位长操作数指令位长操作数指令l同时读入两个或同时读入两个或3个操作数的指令个操作数的指令l并行存储和并行加载的算术指令并行存储和并行加载的算术指令l条件存储指令条件存储指令l从中断快速返回指令从中断快速返回指令2.1 TMS320C54x的特点和硬件组成框图的特点和硬件组成框图在片外围电路在片外围电路l软件可编程等待状态

6、发生器（软件可编程等待状态发生器（SWWSR）l可编程分区转换控制逻辑电路（可编程分区转换控制逻辑电路（BSCR）l带有内部振荡器或外部时钟源的片内锁相环（带有内部振荡器或外部时钟源的片内锁相环（PLL）时钟发生器）时钟发生器l l l外部总线关断控制，断开外部的数据总线、地址总线和控制信号外部总线关断控制，断开外部的数据总线、地址总线和控制信号外部总线关断控制，断开外部的数据总线、地址总线和控制信号外部总线关断控制，断开外部的数据总线、地址总线和控制信号外部总线关断控制，断开外部的数据总线、地址总线和控制信号外部总线关断控制，断开外部的数据总线、地址总线和控制信号l l l数据总线具有总线保

7、持器特性数据总线具有总线保持器特性数据总线具有总线保持器特性数据总线具有总线保持器特性数据总线具有总线保持器特性数据总线具有总线保持器特性l可编程定时器可编程定时器l时分多路串口（时分多路串口（TDM）、缓冲串口（）、缓冲串口（BSP）、多通道缓冲串口）、多通道缓冲串口（McBSP）l并行主机接口（并行主机接口（HPl） 2.1 TMS320C54x的特点和硬件组成框图的特点和硬件组成框图SWWSR: SoftWare Wait Status RegisterBSCR: Bank Switch Control RegisterMcBSP: MultiChannel Buffered Seria

8、l PortHPI: Host Port Interface电源电源l可用可用IDLEl、IDLE2和和IDLE3指令控制功指令控制功耗，以工作在省电方式耗，以工作在省电方式l可以控制关断可以控制关断CLKOUT输出信号输出信号2.1 TMS320C54x的特点和硬件组成框图的特点和硬件组成框图在片仿真接口在片仿真接口l具有符合具有符合IEEE1149.1标准的在片仿真接口（标准的在片仿真接口（JTAG）JTAG: Joint Test Action Group速度速度l单周期定点指令的执行时间为单周期定点指令的执行时间为25/20/15/12.5/10-ns40 MIPS/50 MIPS/6

9、6 MIPS/80 MIPS/100 MIPS2.1 TMS320C54x的特点和硬件组成框图的特点和硬件组成框图TMS320C54x DSP的内部硬件组成框图的内部硬件组成框图TMS320C54x DSPFunctional OverviewLiterature Number: SPRU307ASeptember 1998 Revised May 2000P82.2 TMS320C54x的总线结构的总线结构l采用先进的哈佛结构，具有八组总线采用先进的哈佛结构，具有八组总线1个程序总线个程序总线PB：传送从程序存储器来的指令代码和立即数、表格、系数等传送从程序存储器来的指令代码和立即数、表格、

10、系数等 3个数据总线（个数据总线（DB，CB，EB）：CB，DB总线传送从数据存储器读出的操作数总线传送从数据存储器读出的操作数EB总线传送写入到存储器中的数据总线传送写入到存储器中的数据4个地址总线（个地址总线（ PAB，DAB，CAB，EAB ）：传送执行指令所需的地址传送执行指令所需的地址2.2 TMS320C54x的总线结构的总线结构l独立的程序总线和数据总线允许同时读取指令和操作数独立的程序总线和数据总线允许同时读取指令和操作数l独立的数据总线分别用于读数据和写数据独立的数据总线分别用于读数据和写数据l在单周期内，允许在单周期内，允许CPU利用利用PAB/PB取指取指,取立即数取立即

11、数1次次DAB/DB读取第读取第1个操作数个操作数CAB/CB读取第读取第2个操作数个操作数EAB/EB将操作数写入存储器将操作数写入存储器即即3次读操作和次读操作和1次写操作次写操作哈佛结构哈佛结构各行其道各行其道CPU程序存储器数据存储器PABPBDABDBCABCBEABEB哈佛结构哈佛结构, ,多总线结构多总线结构2.3 TMS320C54x的存储器分配的存储器分配l2.3.1 存储器空间存储器空间l2.3.2 程序存储器程序存储器l2.3.3 数据存储器数据存储器l2.3.4 I/O2.3.1 存储器空间存储器空间l存储器由存储器由3个独立的可选择空间组成：个独立的可选择空间组成：程

12、序空间、数据空间和程序空间、数据空间和I/O空间空间l程序存储器空间（程序存储器空间（PS）存储程序指令，立即数、程序中所需的常数表格存储程序指令，立即数、程序中所需的常数表格l数据存储器空间（数据存储器空间（DS）存储需要程序处理的数据或程序处理后的结果存储需要程序处理的数据或程序处理后的结果lI/O空间（空间（IS）用于外设接口用于外设接口用于扩展外部数据存储空间用于扩展外部数据存储空间逻辑空间逻辑空间2.3.1 存储器空间存储器空间片内（物理）存储器：片内（物理）存储器：lROMlRAM单访问单访问RAM（SARAM）：单个机器周期内只能读一次或写一次）：单个机器周期内只能读一次或写一次

13、双访问双访问RAM（DARAM）：单个机器周期内读两次或读一次写一次）：单个机器周期内读两次或读一次写一次lROM，RAM可映象在程序存储器空间或数据存储器空间可映象在程序存储器空间或数据存储器空间TMS320VC5402 4K ROM,16K DARAMTMS320VC5402A16K ROM,16K DARAMDARAMDPRAMSARAM: Single Access RAMDARAM: Dual Access RAMDPRAM：Dual Port RAMDARAM 16KROM 16KTMS320VC5402A物理存储器lMP/MC位：位：0，片内，片内ROM映象在程序存储器空间映象在

14、程序存储器空间1，片内，片内ROM不映象在程序存储器空间不映象在程序存储器空间lOVLY（OVerLaY）位：）位： 0，片内，片内RAM只映象在数据存储器空间只映象在数据存储器空间1，片内，片内RAM分别映象在程序存储器空间和数据存储器空间分别映象在程序存储器空间和数据存储器空间lDROM（Data ROM）位：）位： 0，片内，片内ROM的使用取决的使用取决MP/MC位位1，片内，片内ROM的一部分映象在数据存储器空间的一部分映象在数据存储器空间2.3.1 存储器空间存储器空间微计算机模式引导微处理器模式MCUIPTR157MP/MC6OVLY5AVIS4DROM3CLKOFF2SMUL+

15、1SST+0处理器方式状态寄存器（PMST）(片内、片外片内、片外)物理存储器物理存储器逻辑空间逻辑空间映射映射对比对比8051 EA引脚引脚TMS320VC5402存储器分配图存储器分配图4K ROM,16K DARAM4K16KROM外部存储器MP/MC4KDROM1MP/MC3.75K/PSOVLY=1Page 064KPage1:低16K外部Page1:高48K外部1 0000H1 3FFFH1 4000H0 0000H0 FFFFH1 FFFFHPage2:低16K外部Page2:高48K外部2 0000H2 3FFFH2 4000H2 FFFFH.Page15:低16K外部Page

16、15:高48K外部F 0000HF 3FFFHF 4000HF FFFFHXPC=0XPC=1XPC=2XPC=15VC5402扩展程序存储器图扩展程序存储器图OVLY0，外部OVLY1，片内 RAMXPC：扩展程序计数器寄存器（001EH）决定扩展存储器页号6条可对扩展程序存储器空间寻址指令20根地址线，程序存储空间为1M，分成16页，每页64K2.3.2 程序存储器程序存储器l复位时，复位时，MP/MC引脚上的逻辑电平被采样并存储到引脚上的逻辑电平被采样并存储到PMST的的MP/MC位位 lMP/MC0，微计算机模式，从片内，微计算机模式，从片内ROM 0FF80H开始执行开始执行1，微处

17、理器模式，外部存储器，微处理器模式，外部存储器0FF80H开始执行开始执行l器件复位时，中断向量表映象在地址器件复位时，中断向量表映象在地址FF80H开始的程序存储器空间开始的程序存储器空间l复位后中断向量表可以重新映象在程序存储器空间任何复位后中断向量表可以重新映象在程序存储器空间任何128字页的开始。这字页的开始。这样，可以把向量表移出引导样，可以把向量表移出引导ROM，并重新配置其地址并重新配置其地址l高高2K ROM分布分布:0F800H0FBFFH:引导程序引导程序(BootLoader)0FF80H0FFFFH:中断向量表。中断向量表。0FF80H是复位向量是复位向量想想PC，BI

18、OS想想MCU修改IPTR中断向量表128保留，128Sine，256A率，256u率，256引导程序，1ROM2KFF80FFFFF800FBFF复位向量BootLoaderBootLoaderMP/MC=0引导过程引导过程？MP/MC=1IPTR157MP/MC6OVLY5AVIS4DROM3CLKOFF2SMUL+1SST+0处理器方式状态寄存器（PMST）TMS320VC5402APGE144 pin LQFP复位时采样复位时采样11111111100000000FF80H复位时复位时2.3.3 数据存储器数据存储器l64K字的数据存储器空间包括数据存储器映象寄存器字的数据存储器空间包

19、括数据存储器映象寄存器(MMR）0000H001FH：常用的：常用的CPU寄存器地址寄存器地址0020H005FH：片内外设寄存器的地址：片内外设寄存器的地址 IPTR157MP/MC6OVLY5AVIS4DROM3CLKOFF2SMUL+1SST+0处理器方式状态寄存器（PMST）0复位时复位时存储器映象寄存器（MMR）名称地址说明IMR0中断屏蔽寄存器中断屏蔽寄存器IFR1中断标志寄存器中断标志寄存器ST06状态寄存器状态寄存器0STl7状态寄存器状态寄存器1名称地址说明AL8累加器累加器A低低16位位AH9累加器累加器A高高16位位AGAH累加器累加器A最高最高8位位BLBH累加器累加器

20、B低低16位位BHCH累加器累加器B高高16位位BGDH累加器累加器B最高最高8位位TREGEH暂存器TRNFH状态转移寄存器AR0710H17H辅助寄存器辅助寄存器 SP18H堆栈指针堆栈指针BK19H循环缓冲大小BRC1AH块重复计数器 Block Repeat CounterRSA1BH块重复起始地址寄存器Repeat Start AddressAB用于循环寻址RPTB名称名称地址地址说明说明REA1CH块重复终止地址寄存器 Repeat End AddressPMST1DH处理器方式状态寄存器处理器方式状态寄存器XPC1EH扩展程序计数器TIM24H定时器0寄存器PRD25H定时器0周

21、期寄存器TCR26H定时器0控制寄存器 SWWSR28H软件等待状态寄存器软件等待状态寄存器BSCR29H分区转换控制寄存器分区转换控制寄存器SWCR2BH软件等待状态控制寄存器HPIC2CH主机接口控制寄存器TIM130H定时器1寄存器PRD131H定时器1周期寄存器TCR132H定时器1控制寄存器GPIOCR3CH通用I/O控制寄存器，控制主机接口和TOUTlGPIOSR3DH通用I/O状态寄存器，主机接口作通用I/O时有用2.3.4 I/Ol利用利用I/O空间可以扩展外部存储器和外设空间可以扩展外部存储器和外设l I/O存储器空间为存储器空间为64K字（字（0000FFFF）lPORTR

22、和和PORTW可以对可以对I/O存储器空间操作存储器空间操作l读写时序与程序存储器空间和数据存储器空间有很大不同读写时序与程序存储器空间和数据存储器空间有很大不同 片内存储器无等待状态，速度快，空间小片内存储器无等待状态，速度快，空间小片外存储器空间大，速度慢片外存储器空间大，速度慢2.4 中央处理单元（中央处理单元（CPU）l2.4.1 算术逻辑单元（算术逻辑单元（ALU）和累加器和累加器l2.4.2 桶形移位寄存器桶形移位寄存器l2.4.3 乘法器乘法器/加法器单元加法器单元l2.4.4 比较、选择和存储单元（比较、选择和存储单元（CSSU）l 2.4.5 指数编码器指数编码器l2.4.6

23、 CPU状态和控制寄存器状态和控制寄存器C54x系列器件系列器件 CPU相同相同同一颗同一颗“芯芯”2.4.1 算术逻辑单元（算术逻辑单元（ALU）和累加器和累加器l40位算术逻辑单元（位算术逻辑单元（ALU）l两个两个40位累加器（位累加器（A、B）l算术运算和逻辑运算算术运算和逻辑运算l大多数都是单周期指令大多数都是单周期指令ALU功能框图ARP1513TC12C11OVA10OVB9DP80BRAF15CPL14XF13HM12INTM11010OVM9SXM8C167FRCT6CMPT5ASM40ST0ST1累加器累加器A A和和B BAG3932AH3116AL150累加器ABG39

24、32BH3116BL150累加器B保护位高阶位低阶位保护位高阶位低阶位数据计算时的数据位数据计算时的数据位余量，防止溢出余量，防止溢出A的的3216位可以作为位可以作为乘法器的一个输入乘法器的一个输入MMRMMR2.4.2 桶形移位寄存器桶形移位寄存器l031位左移（），位左移（），016位右移（）位右移（）立即数立即数ST1中的移位数域中的移位数域ASM指定作为移位寄存器的暂存器指定作为移位寄存器的暂存器Tl数字定标、位提取、对累加器进行归一化处理数字定标、位提取、对累加器进行归一化处理 桶形移位器的功能框图桶形移位器的功能框图最高有效字/最低有效字写选择桶形移位寄存器暂存器，MMR（EH）

25、ST0ST12.4.3 乘法器乘法器/加法器单元加法器单元l1717位硬件乘法器位硬件乘法器l40位的专用加法器位的专用加法器l单周期内完成一次乘法累加运算单周期内完成一次乘法累加运算乘法器乘法器/加法器单元功能框图加法器单元功能框图零检测器舍入器溢出/饱和A的3216位（17位）ST1ST1ST0l专门为专门为Viterbi算法设计的加法算法设计的加法/比较比较/选择（选择（ACS）操作操作,利用片内硬利用片内硬件加速件加速Viterbi运算运算l加法加法Viterbi算法两次加法运算由算法两次加法运算由ALU完成完成ST1中的中的C16位置位置1，ALU设为双设为双16位运算位运算一个机器

26、周期一个机器周期l比较、选择比较、选择CSSU通过通过CMPS指令完成比较、选择操作指令完成比较、选择操作CMPSB，*AR3；选择较大的字存储在存储器中；选择较大的字存储在存储器中; if Z1Z0 0-TRN,TC else 1-TRN, TC2.4.4 比较、选择和存储单元（比较、选择和存储单元（CSSU）X1X0Y1Y0+Z1Z016位16位Z1Z0A or B无进位双字（双16位） /双精度比较、选择和存储单元（比较、选择和存储单元（CSSU）功能框图功能框图ST0的TC位状态转移寄存器MMR,000FHViterbi算法示意图算法示意图2.4.5 指数编码器指数编码器l支持单周期指

27、令支持单周期指令EXP的专用硬件的专用硬件lEXP指令（指令（Mnemonic Instruction Set，P4-52）将累加器中的指数值以二进制补码的形式（将累加器中的指数值以二进制补码的形式（-831）存储在）存储在T寄寄存器中存器中指数值定义为累加器前面的冗余位数减指数值定义为累加器前面的冗余位数减8的差值，即累加器中为的差值，即累加器中为消除非有效符号位所需移动的位数消除非有效符号位所需移动的位数当累加器中的值超过当累加器中的值超过32位时，指数为负值位时，指数为负值EXPEXP2.4.6 CPU状态和控制寄存器状态和控制寄存器l三个状态和控制寄存器三个状态和控制寄存器状态寄存器状

28、态寄存器ST0状态寄存器状态寄存器ST1处理器方式状态寄存器处理器方式状态寄存器PMSTlST0和和ST1包括各种工作条件和工作方式的状态包括各种工作条件和工作方式的状态lPMST包括存储器配置状态和控制信息包括存储器配置状态和控制信息IPTR157MP/MC6OVLY5AVIS4DROM3CLKOFF2SMUL+1SST+0处理器方式状态寄存器处理器方式状态寄存器PMST的位结构的位结构状态寄存器状态寄存器ST1的位结构的位结构BRAF15CPL14XF13HM12INTM11010OVM9SXM8C167FRCT6CMPT5ASM40ARP1513TC12C11OVA10OVB9DP80状

29、态寄存器状态寄存器ST0位结构位结构状态寄存器状态寄存器ST0CARP：Auxiliary Register PointerTC: Test ControlOVA: OVerflow AOVB: OVerflow BDP: Data page PointerDP: Data Memory 128word/page*512page=64kword直接寻址直接寻址CMPT0（标准方式），（标准方式），ARP=0CMPT1（兼容方式），（兼容方式），ARPx状态寄存器ST1(1)RPTB指令状态寄存器ST1(2)BRAF：Block Repeat Active FlagCPL:ComPiLeOVM:

30、OVerflow ModeSXM:Sign eXtend ModeFRCT:FRaCTionalCMPT:CoMPaTibilityASM:Accumulator Shift Mode状态寄存器PMSTIPTR：Interrupt PointerMP/MC:MicroProcessor/MicroComputerIPTR: Program Memory 128word/page*512page=64kword2.5 TMS320C54x片内外设简介片内外设简介l通用通用I/O引脚：引脚：I/O空间，空间，BIO，XFl定时器定时器l时钟发生器时钟发生器l主机接口（主机接口（HPI）l串行口串行

31、口l软件可编程等待状态发生器软件可编程等待状态发生器l可编程分区转换逻辑可编程分区转换逻辑跳转控制，输入引脚BC 2000H，BIO外部标志，输出引脚SSBX XFRSBX XFTMS320VC5402On-Chip Peripherals2.6 硬件复位操作硬件复位操作l复位引脚复位引脚RS，5个时钟低电平个时钟低电平l复位期间，处理器进行以下操作：复位期间，处理器进行以下操作：lPMST中的中断向量指针中的中断向量指针IPTR设置成设置成1FFHlPMST中的中的MP/MC位设置成与位设置成与MP/MC引脚状态相同的值引脚状态相同的值lPC设置为设置为FF80Hl扩展程序计数器扩展程序计数

32、器XPC清清0l 无论无论MP/MC状态如何，将状态如何，将FF80H加到地址总线加到地址总线l l l数据线变为高阻态，控制线处于无效状态数据线变为高阻态，控制线处于无效状态数据线变为高阻态，控制线处于无效状态数据线变为高阻态，控制线处于无效状态数据线变为高阻态，控制线处于无效状态数据线变为高阻态，控制线处于无效状态l l l产生产生产生产生产生产生IACKIACKIACK信号信号信号信号信号信号lST1中的中断方式位中的中断方式位INTM置置1，关闭所有可屏蔽中断，关闭所有可屏蔽中断l中断标志寄存器中断标志寄存器IFR清清0l l l产生同步复位信号（产生同步复位信号（产生同步复位信号（产生同步复位信号（产生同步复位信号（产生同步复位信号（SRESETSRESETSRESET），初始化外围电路），初始化外围电路），初始化外围电路），初始化外围电路），初始化外围电路），初始化外围电