第五章1 事件管理器及其应用

1、12一、事件管理器一、事件管理器 EVEV二、串行通信接口二、串行通信接口 SCISCI三、串行外设接口三、串行外设接口 SPISPI四、四、eCANeCAN 总线模块总线模块五、多通道缓冲串行五、多通道缓冲串行 McBSPMcBSP六、模数转换器六、模数转换器 ADCADC一、看门狗定时器一、看门狗定时器 WD WD 二、数字输入输出二、数字输入输出 I/OI/O三、事件管理器三、事件管理器 EV EV 四、模数转换器四、模数转换器 ADCADC五、串行通信接口五、串行通信接口 SCISCI六、异步串行口六、异步串行口 SPISPI七、七、CANCAN控制器控制器一、通用定时器一、通用定时器

2、二、脉宽调制电路二、脉宽调制电路PWMPWM三、捕获单元三、捕获单元四、事件管理器模块的中断四、事件管理器模块的中断五、应用事件管理器产生五、应用事件管理器产生PWMPWM F2812提供了两个结构和功能相同的事件管理器提供了两个结构和功能相同的事件管理器EVA和和EVB模块，具有强大的控制功能，特别在运动控制和电机控模块，具有强大的控制功能，特别在运动控制和电机控制领域。制领域。 通用定时器通用定时器 全比较全比较/PWM单元单元 捕获单元捕获单元 正交编码脉冲电路正交编码脉冲电路 事件管理器的功能如图事件管理器的功能如图P168 （ P156 ）所示。）所示。事事件件管管理理器器的的设设备

3、备接接口口事件管理器模块事件管理器模块事件管理器事件管理器A事件管理器事件管理器B模块模块信号信号模块模块信号信号通用定时器通用定时器通用定时器通用定时器1通用定时器通用定时器2 T1PWM/T1CMP T2PWM/T2CMP 通用定时器通用定时器3通用定时器通用定时器4 T3PWM/T3CMPT4PWM/T4CMP比较单元比较单元 比较器比较器1比较器比较器2比较器比较器3 PWM1/2 PWM3/4 PWM5/6 比较器比较器4比较器比较器5比较器比较器6PWM7/8PWM9/10 PWM11/12 捕获单元捕获单元 捕获器捕获器1捕获器捕获器2捕获器捕获器3CAP1CAP 2CAP3 捕

4、获器捕获器4捕获器捕获器5捕获器捕获器6 CAP4 CAP5 CAP6正交编码脉冲电正交编码脉冲电路路 QEP QEP QEP1 QEP2QEPI1QEP QEP4 QEP5 QEPI2外部定时器输入外部定时器输入定时器方向定时器方向外部时钟外部时钟TDIRATCLKINA定时器方向定时器方向外部时钟外部时钟TDIRBTCLKINBEVA和和EVB模块信号引脚模块信号引脚 EVA和和EVB模块信号引脚模块信号引脚 事件管理器模块事件管理器模块事件管理器事件管理器A事件管理器事件管理器B模块模块信号信号模块模块信号信号外部比较器输出外部比较器输出-触发输入触发输入比较器比较器C1TRIPC2TR

5、IPC3TRIPC4TRIPC5TRIPC6TRIP外部定时器外部定时器-比较触发输入比较触发输入 T1CTRIP*T2CTRIP T3CTRIP*T4CTRIP 功率模块保护中功率模块保护中断输入断输入 PDPINTA* PDPINTB* 外部外部ADC SOC触发输入触发输入 EVASOC EVBSOC 功能概述功能概述一、通用定时器一、通用定时器 EVA（GP1/GP2） EVB（GP3/GP4）这些定时器可独立使用：）这些定时器可独立使用：在控制系统中产生采样周期；在控制系统中产生采样周期；为捕获单元和正交编码脉冲电路（只针对为捕获单元和正交编码脉冲电路（只针对GP2/4）提供时基；）

6、提供时基；为比较单元和为比较单元和PWM产生电路提供时基。产生电路提供时基。Gp定时器模块包含：定时器模块包含：一个一个16位可读位可读/写及增写及增/减的定时器计数器减的定时器计数器TxCNT（x=1，2，3，4）。）。一个一个16位可读位可读/写定时器比较寄存器（双缓冲）写定时器比较寄存器（双缓冲）TxCMPR；一个一个16位可读位可读/写定时器周期寄存器（双缓冲）写定时器周期寄存器（双缓冲）TxPR；一个一个16位可读位可读/写定时器控制寄存器写定时器控制寄存器TxCON；一个通用定时器比较输出引脚一个通用定时器比较输出引脚TxCMP；用于内部和外部时钟输入的可编程定标器；用于内部和外部

7、时钟输入的可编程定标器；控制和中断逻辑，用于控制和中断逻辑，用于4个可屏蔽中断（上溢、下溢、比较和周期中断）；个可屏蔽中断（上溢、下溢、比较和周期中断）；输出条件逻辑。输出条件逻辑。 通用定时器功能框图如通用定时器功能框图如P171(P159)所示所示 一、通用定时器一、通用定时器 通用定时器的寄存器通用定时器的寄存器寄存器名寄存器名 地地 址址功能描述功能描述 TxCNT0 x0000 7401H /7405H /7501H /7505H 计数寄存器计数寄存器TxCMPR0 x0000 7402H /7406H /7502H /7506H 比较寄存器比较寄存器TxPR0 x0000 7403

8、H /7407H /7503H /7507H周期寄存器周期寄存器TxCON0 x0000 7404H /7408H /7504H /7508H控制寄存器控制寄存器GPTCONA/B全局通用定时控制全局通用定时控制寄存器寄存器x = 1，2，3，4通用定时器输入与输出通用定时器输入与输出一、通用定时器一、通用定时器 内部高速外设时钟内部高速外设时钟 HSPCLKHSPCLK 外部时钟外部时钟TCLKINA/BTCLKINA/B 方向输入方向输入TDIRA/BTDIRA/B 复位信号复位信号RESETRESET 比较输出比较输出TxCMPTxCMP ADCADC转换启动信号转换启动信号 提供上溢、

9、下溢、提供上溢、下溢、比较匹配和周期比较匹配和周期匹配信号匹配信号 计数方向标识位计数方向标识位 通用定时器通用定时器 控制寄存器控制寄存器 TxCON一、通用定时器一、通用定时器 选择选择4种计数模式的一种种计数模式的一种 使用内部还是外部时钟使用内部还是外部时钟 确定输入时钟使用的预定标参数确定输入时钟使用的预定标参数 确定比较寄存器重新装载的条件确定比较寄存器重新装载的条件 使能或禁止通用定时器使能或禁止通用定时器 使能或禁止通用定时器的比较操作使能或禁止通用定时器的比较操作 定时器定时器2或或1的周期寄存器的周期寄存器 定时器定时器4或或3的周期寄存器的周期寄存器 FreeSoft R

10、eserved TMODE1 TMODE0 TPS2 TPS1 TPS0通用定时器通用定时器 控制寄存器控制寄存器 TxCON一、通用定时器一、通用定时器 T2SWT1/T4SWT3TENABLETCLKS1 TCLKS0 TCLD1TCLD0TECMPRSELT1PR/SELT3PR D15 D14 D13 D12 D11 D10 D9 D8 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 D7 D6 D5 D4 D3 D2 D1 D0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0通用定时器控制

11、寄存器通用定时器控制寄存器P201ReservedT2STAT T1STATT2CTRIPET1CTRIPE T2TOADC T1TOADC全局通用定时器全局通用定时器 控制寄存器控制寄存器 GPTCONA/BT1TOADC TCMPOET2CMPOET1CMPOET2PINT1PIN D15 D14 D13 D12 D11 D10 D9 D8 R-0 R-1 R-1 R/W-1 R/W-1 R/W-0 R/W-0 D7 D6 D5 D4 D3 D2 D1 D0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0通用定时器通用定时器A控制寄存器控制寄存器ReservedT4

12、STAT T3STATT4CTRIPET3CTRIPE T4TOADC T3TOADCT3TOADC TCMPOET4CMPOET3CMPOET4PINT3PIN D15 D14 D13 D12 D11 D10 D9 D8 R-0 R-1 R-1 R/W-1 R/W-1 R/W-0 R/W-0 D7 D6 D5 D4 D3 D2 D1 D0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0通用定时器通用定时器B控制寄存器控制寄存器 确定通用定时器实现具体任务需采取的操作方式，并指明计数方向确定通用定时器实现具体任务需采取的操作方式，并指明计数方向P202一、通用定时器一、

13、通用定时器 通用定时器比较寄存器通用定时器比较寄存器 TxCMPRTxCMPR D15 D0 R/W-x定时器比较寄存器定时器比较寄存器 x = 1, 2, 3, 4比较寄存器中的值与通用定时器的计数值进行比较，当比较匹配时，产比较寄存器中的值与通用定时器的计数值进行比较，当比较匹配时，产生：生：由由GPTCONA/B位的设置决定相关的比较输出信号发生跳变；位的设置决定相关的比较输出信号发生跳变；相应的中断标志被置位；相应的中断标志被置位；若中断没有被屏蔽，则产生一个外设中断请求。若中断没有被屏蔽，则产生一个外设中断请求。 通过设置通过设置TxCON的相关位，可以使能或禁止比较操作。无论在哪种

14、定时器的相关位，可以使能或禁止比较操作。无论在哪种定时器工作模式（包括工作模式（包括QEP模式），比较和输出均可被使能或禁止。模式），比较和输出均可被使能或禁止。通用定时器通用定时器 周期寄存器周期寄存器 TxPR一、通用定时器一、通用定时器 TxCMPR D15 D0 R/W-x定时器比较寄存器定时器比较寄存器 x = 1, 2, 3, 4 周期寄存器的值决定定时器的定时周期。当周期定时器的值与计数器的值匹配周期寄存器的值决定定时器的定时周期。当周期定时器的值与计数器的值匹配时，根据计数器的计数模式，通用定时器复位为时，根据计数器的计数模式，通用定时器复位为0或递减计数。或递减计数。 通用定

15、时器的周期寄存器和比较寄存器都是带映像缓冲的。在一个周期的任何时通用定时器的周期寄存器和比较寄存器都是带映像缓冲的。在一个周期的任何时刻，都可以向这两个寄存器写入新值，实际上，新值是先被写入相应的映像寄存器中刻，都可以向这两个寄存器写入新值，实际上，新值是先被写入相应的映像寄存器中的。对于比较寄存器，只有当的。对于比较寄存器，只有当TxCON寄存器选定的定时器事件发生时，映像寄存器中寄存器选定的定时器事件发生时，映像寄存器中的内容才被载入工作寄存器中；对于周期寄存器，只有当计数器寄存器的内容才被载入工作寄存器中；对于周期寄存器，只有当计数器寄存器TxCNT为为0时，时，映像寄存器的值才载入到工

16、作寄存器中。映像寄存器的值才载入到工作寄存器中。周期寄存器和比较寄存器的双缓冲特点允许应用代码在一个周期的任意时刻更新周期寄存器和比较寄存器的双缓冲特点允许应用代码在一个周期的任意时刻更新周期和比较寄存器，从而可改变下一个定时器周期及周期和比较寄存器，从而可改变下一个定时器周期及PWM脉冲宽度。脉冲宽度。通用定时器的时钟通用定时器的时钟 一、通用定时器一、通用定时器 内部内部CPU时钟或外部引脚时钟或外部引脚TCLKINA/B上时钟。外部时上时钟。外部时钟钟 频率必须小于或等于频率必须小于或等于CPU内部频率的内部频率的1/4。通用定时器中断通用定时器中断通用定时器的中断标志寄存器通用定时器的

17、中断标志寄存器EVAIFRA、EVAIFRB、EVBIFRA和和EVBIFRB中有中有16个中断标志。每个通用定时器可根据以下个中断标志。每个通用定时器可根据以下4种事种事件产生中断：件产生中断： 上溢：上溢：定时器计数器的值达到定时器计数器的值达到FFFFH，产生上溢中断。此时标志寄存器中的，产生上溢中断。此时标志寄存器中的 TxOFINT位（位（x=1，2，3，4，下同）置，下同）置1。 下溢：下溢：定时器计数器的值达到定时器计数器的值达到0000H，产生下溢中断。此时，产生下溢中断。此时TxUFINT置置1。 比较匹配：比较匹配：当计数器值与比较器相等时，产生比较匹配中断。此时当计数器值

18、与比较器相等时，产生比较匹配中断。此时TxCINT置置1。 周期匹配：周期匹配：当计数器值与周期寄存器相等时，产生周期匹配中断。当计数器值与周期寄存器相等时，产生周期匹配中断。TxPINT置置1。通用定时器通用定时器 的同步的同步 一、通用定时器一、通用定时器 同一模块的通用定时器可以实现同步同一模块的通用定时器可以实现同步即即EVA中的定时器中的定时器2和和1可可以同步；以同步；EVB中的定时器中的定时器4和和3可以同步。具体方法如下：可以同步。具体方法如下： 将将T1CON（EVA）或）或T3CON（EVB）寄存器中的）寄存器中的TENABLE位置位，位置位， 同时将同时将T2CON（EV

19、A）中的）中的T2SWT1或或T4CON（EVB）中的）中的T4SWT1 置位，这样即可实现两个计数器的同步启动。置位，这样即可实现两个计数器的同步启动。 在启动同步操作前，可将本模块的两个计数器初始化成不同的值。在启动同步操作前，可将本模块的两个计数器初始化成不同的值。 置置T2CON/T4CON中的中的SELT1PR/SELT3PR位为位为1。使通用定时器。使通用定时器1/3的的 周期寄存器也作为定时器周期寄存器也作为定时器2/4的周期寄存器，而不用的周期寄存器，而不用2/4本身的周期寄存本身的周期寄存 器。器。 一、通用定时器一、通用定时器 仿真挂起时，通用定时器操作模式由控制寄存器定义

20、。当仿仿真挂起时，通用定时器操作模式由控制寄存器定义。当仿真中断发生时，通用定时器可被设置为下面的一种状态真中断发生时，通用定时器可被设置为下面的一种状态 立即停止计数、立即停止计数、 当前计数周期完成后停止计数当前计数周期完成后停止计数 不受仿真中断影响持续运行不受仿真中断影响持续运行仿真挂起时通用定时器仿真挂起时通用定时器通用定时器的计数操作通用定时器的计数操作 定时器的定时器的4种操作模式：种操作模式：（由（由TxCON的的TMODE1、TMODE0定义）定义） 停止停止/保持模式保持模式 连续增计数模式连续增计数模式 定向增定向增/减计数模式减计数模式 连续增连续增/减计数模式。减计数

21、模式。 一、通用定时器一、通用定时器 通用定时器的计数操作通用定时器的计数操作 停止停止/保持模式保持模式通用定时器的操作停止，定时器的计数器、比较输出和预定标计数器均通用定时器的操作停止，定时器的计数器、比较输出和预定标计数器均保持当前状态保持当前状态 通用定时器按照预定标的输入时钟计数，当计数器的值与周期寄存通用定时器按照预定标的输入时钟计数，当计数器的值与周期寄存器的值匹配时，在下一个输入时钟的上升沿，通用计数器复位为器的值匹配时，在下一个输入时钟的上升沿，通用计数器复位为0，并，并开始另一个计数周期。计数器的初值可以为开始另一个计数周期。计数器的初值可以为0FFFFh中的任一个中的任一

22、个 连续增计数模式连续增计数模式一、通用定时器一、通用定时器 通用定时器的计数操作通用定时器的计数操作 定向增定向增/减计数模式减计数模式 通用定时器在定标的输入时钟通用定时器在定标的输入时钟上升沿上升沿开始计数，计数方开始计数，计数方向由输入引脚向由输入引脚TDIRA/B确定：确定：引脚为高时，递增计数，与连续增计数模引脚为高时，递增计数，与连续增计数模式相同；引脚为低时，递减计数，从初值递减直到为式相同；引脚为低时，递减计数，从初值递减直到为0，此时若，此时若TDIRA/B仍为低，仍为低，计数器将重新载入周期寄存器的值，并继续计数。计数器将重新载入周期寄存器的值，并继续计数。 这种模式与定

23、向增这种模式与定向增/减计数模式基本相同。区别是：减计数模式基本相同。区别是：计数方向不再受引脚计数方向不再受引脚TDIRA/B的控制，而是在计数值达到周期寄存器的值的控制，而是在计数值达到周期寄存器的值时或时或FFFFh（初值大于周期寄存器的值）时，才从增计数变为减计数，而（初值大于周期寄存器的值）时，才从增计数变为减计数，而在计数值为在计数值为0时，从减计数变为增计数。时，从减计数变为增计数。 连续增连续增/减计数模式。减计数模式。 一、通用定时器一、通用定时器 通用定时器的比较操作通用定时器的比较操作 目的：目的：产生产生PWM，通用定时器可提供，通用定时器可提供4个个PWM输出输出Tx

24、PWM。 在连续增在连续增/减计数模式时，产生对称波形；减计数模式时，产生对称波形； 在连续增计数模式时，产生非对称波形。在连续增计数模式时，产生非对称波形。 PWM输出受以下事件的影响：输出受以下事件的影响： 计数开始前，输出引脚计数开始前，输出引脚TxPWM保持无效。保持无效。 第一次匹配发生后，第一次匹配发生后，TxPWM跳变为有效状态，同时产生触发。跳变为有效状态，同时产生触发。 若定时器工作在连续增计数模式，则在周期匹配时若定时器工作在连续增计数模式，则在周期匹配时TxPWM跳变为无效状态，跳变为无效状态，并一直保持到下一个周期的比较匹配发生。若工作在连续增并一直保持到下一个周期的比

25、较匹配发生。若工作在连续增/减计数模式，则在第二减计数模式，则在第二次比较匹配时次比较匹配时TxPWM变为无效状态，并一直保持到下一个周期的比较匹配发生。变为无效状态，并一直保持到下一个周期的比较匹配发生。 如果比较值在一个周期开始时为如果比较值在一个周期开始时为0，则在整个周期，则在整个周期PWM输出都为有效状态；如输出都为有效状态；如果下一周期比较值仍为果下一周期比较值仍为0，则，则PWM输出将不再改变，继续保持有效；如果比较值大输出将不再改变，继续保持有效；如果比较值大于或等于周期值，则在整个周期于或等于周期值，则在整个周期PWM输出为无效状态，直到比较值小于周期值并输出为无效状态，直到

26、比较值小于周期值并发生匹配，发生匹配，PWM输出才发生跳变输出才发生跳变 一、通用定时器一、通用定时器 通用定时器的比较操作通用定时器的比较操作 一、通用定时器一、通用定时器 通用定时器的比较操作通用定时器的比较操作 一、通用定时器一、通用定时器 使用通用定时器产生使用通用定时器产生PWM信号信号 可通过下列操作产生可通过下列操作产生PWM波形：波形： 根据所需根据所需PWM（载波）周期设置（载波）周期设置TxPR； 设置设置TxCON以确定计数器模式和时钟源，并启动以确定计数器模式和时钟源，并启动PWM输出操作；输出操作； 根据计算出来的根据计算出来的PWM脉冲宽度（占空比）载入脉冲宽度（占

27、空比）载入TxCMPR寄存器中。寄存器中。 当通用定时器复位时，会产生以下结果：当通用定时器复位时，会产生以下结果： 除除GPTCONA/B中的计数方向标识位被置为中的计数方向标识位被置为1外，其他相关位都复位为外，其他相关位都复位为0。因。因 此，所有通用定时器的操作都被禁止。此，所有通用定时器的操作都被禁止。 所有定时器中断标识位都复位为所有定时器中断标识位都复位为0。 除了除了PDPINTx*，所有定时器中断屏蔽位都复位为，所有定时器中断屏蔽位都复位为0。即除了。即除了PDPINTx*，所有，所有 定时器中断都被屏蔽。定时器中断都被屏蔽。 定时器所有比较输出都被置为高阻状态。定时器所有比

28、较输出都被置为高阻状态。二、二、PWM电路电路 与比较单元相关的与比较单元相关的PWM电路电路 每一个事件管理器可以同时产生每一个事件管理器可以同时产生5路路PWM信号，包括：信号，包括： 3路由完全比较单元产生的带有可编程死区的路由完全比较单元产生的带有可编程死区的PWM信号信号 由定时器比较器产生的由定时器比较器产生的2路独立的路独立的PWM信号。信号。 与比较单元相关的与比较单元相关的PWM电路，主要包括四个功能单元：电路，主要包括四个功能单元： 非对称非对称/对称波形发生器对称波形发生器 可编程死区单元可编程死区单元 输出逻辑输出逻辑 空间矢量（空间矢量（SV）PWM状态机状态机 每个

29、每个EV模块有：模块有： 一个一个16位可读写的比较控制寄存器位可读写的比较控制寄存器COMCONA/B，控制全比较单元的操作；，控制全比较单元的操作； 一个一个16位的比较方式控制寄存器位的比较方式控制寄存器ACTRA/B（各带一个影子寄存器）。控制（各带一个影子寄存器）。控制 PWM输出引脚的输出方式。输出引脚的输出方式。 一个一个16位可读写的死区控制寄存器位可读写的死区控制寄存器DBTCONA/B，对死区进行编程操作；，对死区进行编程操作；二、二、PWM电路电路 CENABLECLD1 CLD0SVENABLEACTRLD1ACTRD0PDINTAStatusFCMP3OE FCMP2

30、OE FCMP1OE Reserved C3TRIPE D15 D14 D13 D12 D11 D10 D9 D8 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R-0 D7 D6 D5 D4 D3 D2 D1 D0 R/W-0 R/W-0 R/W-0 R-0 R/W-1 R/W-1 R/W-1比较控制寄存器比较控制寄存器COMCONA/B 地址：地址：7411H/7511HFCMPOEC2TRIPE C1TRIPE二、二、PWM电路电路 ReservedDBT3DBT2DBT0EDBT3EDBT2 EDBT1 DBTPS2DBTPS1 D15 D12 D

31、11 D10 D9 D8 R-0 R/W-0 R/W-0 R/W-0 R/W-0 D7 D6 D5 D4 D3 D2 D1 D0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R-0可编程死区控制单元可编程死区控制单元 DBTCONA/B 地址：地址：7415H/7515HDBT1DBTPS0ReservedSVRDIRD2D1D0 CMP6ACT1 D15 D14 D13 D12 D11 D10 D9 D8 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 D7 D6 D5 D4 D3 D2 D1 D0比较方式控制寄存器

32、比较方式控制寄存器ACTRA/B 地址：地址：7413H/7513HCMP6ACT0CMP5ACT1CMP5ACT0CMP4ACT1CMP4ACT0CMP3ACT1CMP3ACT0CMP2ACT1CMP2ACT0CMP1ACT1CMP1ACT0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0二、二、PWM电路电路 死区单元的输入和输出死区单元的输入和输出 防止防止在任何操作条件下，每个单元产生的两路在任何操作条件下，每个单元产生的两路PWM信号同时信号同时 打开被控功率桥的上、下臂。打开被控功率桥的上、下臂。 输入：输入：由比较单元由比较单元1、

33、2和和3的对称的对称/非对称波形产生器产生的非对称波形产生器产生的PH1、PH2和和PH3； 输出：输出：为为DTPH1、DTPH1_；DTPH2、DTPH2_及及DTPH3、DTPH3_。 对于每一个输入信号对于每一个输入信号PHx，产生两个输出信号，产生两个输出信号DTPHx和和DTPHx_ 当比较单元和其相关输出的死区未被使能时，这两个信号完全相同。当比较单元和其相关输出的死区未被使能时，这两个信号完全相同。当比较单元的死区使能时，两个信号的跳变沿被一段叫做死区的时间间隔分开。当比较单元的死区使能时，两个信号的跳变沿被一段叫做死区的时间间隔分开。 死区的值由死区的值由DBTCONA/B中

34、的相应位来控制。中的相应位来控制。假设假设DBTCONA/B 的位的位118的值为的值为m，位，位42中相应的预定标参数为中相应的预定标参数为x/p，则死区值为（，则死区值为（pm）个）个 CPU时钟周期。如时钟周期。如P178（P187）表和图所示。）表和图所示。 在事件管理器模块中，在事件管理器模块中，3比较单元的任何一个与通用定时比较单元的任何一个与通用定时器器1（EVA）、通用定时器）、通用定时器3（EVB）、比较单元、死区单元和）、比较单元、死区单元和输出逻辑结合使用就能产生一对死区和极性可编程的输出逻辑结合使用就能产生一对死区和极性可编程的PWM输输出。通过设置出。通过设置ACTR

35、A/B寄存器中的相应位可使输出方式为低寄存器中的相应位可使输出方式为低有效、高有效、强制高和强制低。有效、高有效、强制高和强制低。二、二、PWM电路电路 事件管理器的事件管理器的PWM输出产生输出产生 产生产生PWM输出需要对相关的寄存器进行配置：输出需要对相关的寄存器进行配置：设置和装载设置和装载ACTRx，以确定输出方式和极性；，以确定输出方式和极性；如使能死区功能，则需设置和装载如使能死区功能，则需设置和装载DBTCONx；初始化初始化CMPRx，装入比较值，确定，装入比较值，确定PWM波形占空比；波形占空比；设置和装载设置和装载COMCONx，使能比较操作和，使能比较操作和PWM输出；

36、输出；设置和装载设置和装载T1CON或或T3CON，设置计数模式和启动比较操作；，设置计数模式和启动比较操作；用计算的新值更新用计算的新值更新CMPRx，以改变，以改变PWM波形的占空比。波形的占空比。二、二、PWM电路电路 事件管理器的事件管理器的PWM输出产生输出产生 为产生非对称为产生非对称PWM波形，需将通用定时器波形，需将通用定时器1或或3设置为连设置为连续增计数模式。如图续增计数模式。如图P182（P189）所示。）所示。特点：特点：不关于不关于PWM周期中心对称，脉冲的宽度只能从脉冲周期中心对称，脉冲的宽度只能从脉冲一侧开始变化。一侧开始变化。事件管理器的事件管理器的PWM输出产

37、生输出产生 非对称非对称PWM波形产生波形产生 二、二、PWM电路电路 在每个在每个PWM周期中，可随时将新的比较值、周期值写入比较寄存器、周期寄存周期中，可随时将新的比较值、周期值写入比较寄存器、周期寄存器中，用来调整器中，用来调整PWM输出的占空比和周期，也可改变比较方式控制寄存器的相关输出的占空比和周期，也可改变比较方式控制寄存器的相关位来变更位来变更PWM的输出方式。更新的值在下一个的输出方式。更新的值在下一个PWM周期内实现。周期内实现。 为产生对称为产生对称PWM波形，需将通用定时器波形，需将通用定时器1或或3设置为连续增设置为连续增/减计数模式。如减计数模式。如P183（P190

38、）所示。）所示。特点：特点：对称对称PWN信号关于信号关于PWM周期中心对称，相比非对称周期中心对称，相比非对称PWM信号而言，其优点是在每个信号而言，其优点是在每个PWM周期的开始和结束处周期的开始和结束处有两个无效的区段。有两个无效的区段。 在对称在对称PWM波形的每个周期通常有两次比较匹配。一次在周期匹配前的增计数波形的每个周期通常有两次比较匹配。一次在周期匹配前的增计数期间，另一次在周期匹配后的减计数期间。改变比较值就可提前或推迟期间，另一次在周期匹配后的减计数期间。改变比较值就可提前或推迟PWM脉冲脉冲第二个边沿的产生。这种特性可以弥补由交流电机控制中的死区而引起的电流误第二个边沿的

39、产生。这种特性可以弥补由交流电机控制中的死区而引起的电流误差。差。 事件管理器的事件管理器的PWM输出产生输出产生 对称对称PWM波形产生波形产生 二、二、PWM电路电路 空间矢量空间矢量PWM应用：应用：空间矢量空间矢量PWM是实现三相功率逆变器是实现三相功率逆变器6个功率管控制个功率管控制的一种特殊方法，它能保证在三相交流电机的绕组中产生最的一种特殊方法，它能保证在三相交流电机的绕组中产生最小的电流谐波，相比于正弦调制，能够提高电源的使用效率。小的电流谐波，相比于正弦调制，能够提高电源的使用效率。 二、二、PWM电路电路 捕获单元结构特征捕获单元结构特征 用于捕获输入引脚上的跳变用于捕获输

40、入引脚上的跳变EV有有6个捕获单元，其中个捕获单元，其中EVA对应对应 CAP1、CAP2和和CAP3；EVB对应对应CAP4、CAP5和和CAP6。每个捕获单元都。每个捕获单元都 有相应的捕获输入引脚。有相应的捕获输入引脚。 三、三、捕获单元捕获单元 如如P188（P193）所示为）所示为EVA模块的结构框图模块的结构框图EVB模块的捕获单元与模块的捕获单元与EVA相似，仅寄存器名称不同相似，仅寄存器名称不同 EVA/B中的每个捕获单元均具有中的每个捕获单元均具有 1个个16位的捕获控制寄存器位的捕获控制寄存器CAPCONA/B 1个个16位的捕获位的捕获FIFO状态寄存器状态寄存器CAPF

41、IFOA/B 1个个16位位2级深的级深的FIFO堆栈和堆栈和1个施密特触发的捕获输入引脚个施密特触发的捕获输入引脚CAPx（所有的输入（所有的输入 引脚都由引脚都由CPU时钟同步，为了捕获到输入跳变信号，输入的当前电平必须保持两时钟同步，为了捕获到输入跳变信号，输入的当前电平必须保持两 个个CPU时钟周期。）时钟周期。）输入引脚输入引脚CAP1/2，CAP3/4也可用作也可用作QEP电路的输入引脚电路的输入引脚通用定时器通用定时器1和和2（EVA），通用定时器），通用定时器3和和4（EVB）可选择作为捕获单元时基）可选择作为捕获单元时基EVA模块的模块的CAP1/2必须共用一个定时器（必须共

42、用一个定时器（1或或2），），CAP3单独使用一个定时器单独使用一个定时器 （2或或1）；）； EVB模块的模块的CAP3/4必须共用一个定时器（必须共用一个定时器（3或或4），），CAP6单独使用一个定时器单独使用一个定时器 （4或或3）。）。 三、三、捕获单元捕获单元 捕获单元结构特征捕获单元结构特征 捕获单元的寄存器及其设置捕获单元的寄存器及其设置 捕获单元的操作由捕获单元的操作由4个个16位的控制寄存器（位的控制寄存器（CAPCONA/B和和CAPFIFOA/B）控制。由于捕获单元的时基由定时器提供，）控制。由于捕获单元的时基由定时器提供，因此也将用到定时器控制寄存器（因此也将用到定时

43、器控制寄存器（TxCON）。）。 三、三、捕获单元捕获单元 捕获单元的寄存器及其设置捕获单元的寄存器及其设置 CAPRESCAP12ENCAP3EN Reserved D15 D14 D13 D12 D11 D10 D9 D8 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 D7 D6 D5 D4 D3 D2 D1 D0捕促单元控制寄存器捕促单元控制寄存器CAPCONA/B 地址：地址：7420H/7520HCAP3TSELCAP12TSELCAP3TOADCCAP1EDGECAP2EDGECAP3EDGEReserved R/W-0 R/W-0 R/W-0

44、 R/W-0Reserved CAP3FIFO CAP2FIFO CAP1FIFOD15 D14 D13 D12 D11 D10 D9 D8 D7 D0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0捕促单元捕促单元FIFO状态寄存器状态寄存器CAPFIFOA/B 地址：地址：7422H/7522HReserved三、三、捕获单元捕获单元 捕获单元设置捕获单元设置 为了能使捕获单元能够正常工作，必须进行以下设置：为了能使捕获单元能够正常工作，必须进行以下设置： 初始化初始化CAPFIFOx（x=A或或B），清除相应的状态位；），清除相应的状态位； 设置所有的通用定时器的工作模式；设置所有的通用定时器的工作模式； 若需要，设置相关的定时器比较寄存器或周期寄存器；若需要，设置相关的定时器比较寄存器或周期寄存器； 设置捕获控制寄存器设置捕获控